串行外設接口（SPI）是微控制器和外設IC之間使用最廣泛的接口之一，如傳感器、ADC、DAC、移位寄存器、SRAM等。SPI 是一個基于同步、全雙工主從的接口。來自主站或從站的數據在時鐘上升沿或下降沿同步。主站和從站都可以同時傳輸數據。SPI接口可以是3線或4線。

本文簡要介紹了4線SPI接口，并介紹了支持SPI的開關和多路復用器，有助于減少系統板設計中數字GPIO的數量。

界面

圖 1.帶主站和從站的 SPI 配置。

4線SPI器件有四個信號：

時鐘（斯皮克力克、斷續器）

芯片選擇

主出，從入

主輸入，從站輸出 （MISO）

產生時鐘信號的設備稱為主設備。主站和從站之間傳輸的數據與主站產生的時鐘同步。與I2C接口相比，SPI器件支持更高的時鐘頻率。用戶應查閱產品數據手冊，了解SPI接口的時鐘頻率規格。

SPI接口只能有一個主站，也可以有一個或多個從站。圖1顯示了主站和從站之間的SPI連接。

來自主機的芯片選擇信號用于選擇從設備。這通常是一個低電平有效信號，并被拉高以斷開從機與SPI總線的連接。當使用多個從站時，每個從站都需要一個單獨的芯片選擇信號。在本文中，芯片選擇信號始終是低電平有效信號。

數據線是數據線。MOSI將數據從主站傳輸到從站，MISO將數據從站傳輸到主站。

數據傳輸

要開始SPI通信，主機必須發送時鐘信號，并通過使能CS信號來選擇從機。通常芯片選擇是有源低電平信號;因此，主站必須在此信號上發送邏輯0以選擇從站。

SPI是一個全雙工接口;主站和從站都可以分別通過MOSI和MISO線同時發送數據。在SPI通信期間，數據同時被發送（串行移出到MOSI/SDO總線上）和接收（總線上的數據（MISO/SDI）被采樣或讀入）。串行時鐘邊沿同步數據的移位和采樣。SPI接口使用戶能夠靈活地選擇時鐘的上升沿或下降沿，以采樣和/或平移數據（請參閱器件數據手冊以確定使用SPI接口傳輸的數據位數）。

時鐘極性和時鐘相位

在SPI中，主站可以選擇時鐘極性和時鐘相位。CPOL位在空閑狀態下設置時鐘信號的極性。空閑狀態定義為在傳輸開始時 CS 處于高電平并轉換到低電平的時間段，以及在傳輸結束時 CS 處于低電平并轉換到高電平的時間段。CPHA 位選擇時鐘相位。

根據CPHA位的不同，時鐘沿上升或下降沿用于采樣和/或移位數據。主機必須根據從機的要求選擇時鐘極性和時鐘相位。根據 CPOL 和 CPHA 位的選擇，可提供四種 SPI 模式。表1顯示了四種SPI模式。

表 1.具有聚碳酸酯和聚碳酸酯的 SPI 模式

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數據顯示在 MOSI 和 MISO 行上。傳輸的開始和結束由綠色虛線表示，采樣邊緣以橙色表示，偏移邊緣以藍色表示。（請注意，這些數字僅用于說明目的。為了成功進行SPI通信，用戶必須參考產品數據手冊，并確保滿足器件的時序規格。

圖 2.SPI 模式 0，CPOL = 0，CPHA = 0：CLK 空閑狀態 = 低電平，數據在上升沿采樣，在下降沿移位。

圖3顯示了SPI模式1的時序圖。在此模式下，時鐘極性為0，表示時鐘信號的空閑狀態為低。此模式下的時鐘相位為1，表示數據在時鐘信號的下降沿（由橙色虛線顯示）上采樣，數據在上升沿（由藍色虛線顯示）偏移。

圖 3.SPI 模式 1，CPOL = 0，CPHA = 1：CLK 空閑狀態 = 低電平，數據在下降沿采樣，在上升沿移位。

圖4顯示了SPI模式2的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態為高。此模式下的時鐘相位為1，表示數據在時鐘信號的下降沿（由橙色虛線顯示）上采樣，數據在上升沿（由藍色虛線顯示）偏移。

圖 4.SPI 模式 2，CPOL = 1，CPHA = 1：CLK 空閑狀態 = 高電平，數據在下降沿采樣，在上升沿移位。

圖5顯示了SPI模式3的時序圖。在此模式下，時鐘極性為1，表示時鐘信號的空閑狀態為高。此模式下的時鐘相位為0，表示數據在時鐘信號的上升沿（由橙色虛線顯示）上采樣，數據在下降沿（由藍色虛線顯示）上移位。

圖 5.SPI 模式 3，CPOL = 1，CPHA = 0：CLK 空閑狀態 = 高電平，數據在上升沿采樣，在下降沿移位。

多從站配置

多個從站可與單個SPI主站配合使用。從站可以常規模式或菊花鏈模式連接。

圖 6.多從屬 SPI 配置。

常規 SPI 模式

在常規模式下，需要從主站為每個從站選擇單獨的芯片。一旦芯片選擇信號被主站使能（拉低），MOSI/MISO線路上的時鐘和數據就可用于所選從站。如果啟用了多個芯片選擇信號，則MISO線路上的數據將損壞，因為主站無法識別哪個從站正在傳輸數據。

從圖6可以看出，隨著從站數量的增加，來自主站的芯片選擇線的數量也在增加。這可以快速增加主站所需的輸入和輸出數量，并限制可以使用的從站數量。有不同的技術可以用來增加常規模式下的從站數量;例如，使用多路復用器生成芯片選擇信號。

菊花鏈法

在菊花鏈模式下，從站的配置使得所有從站的芯片選擇信號連接在一起，數據從一個從站傳播到下一個從站。在此配置中，所有從站同時接收相同的SPI時鐘。來自主站的數據直接連接到第一個從站，該從站向下一個從站提供數據，依此類推。

在這種方法中，當數據從一個從站傳播到下一個從站時，傳輸數據所需的時鐘周期數與菊花鏈中的從站位置成正比。例如，在圖7中，在8位系統中，第3個從器件上需要24個時鐘脈沖才能獲得數據，而常規SPI模式下只有8個時鐘脈沖。

圖 7.多從屬 SPI 菊花鏈配置。

圖8顯示了時鐘周期和通過菊花鏈傳播的數據。菊花鏈模式不一定支持所有SPI器件（請參考產品數據手冊以確認菊花鏈是否可用）。

圖 8.菊花鏈配置：數據傳播。

支持 SPI 的開關和多路復用器

最新一代支持 SPI 的開關可顯著節省空間，而不會影響精密開關性能。本文的這一部分討論了一個案例研究，說明支持SPI的開關或多路復用器如何顯著簡化系統級設計并減少所需的GPIO數量。

ADG1412是一款四通道、單刀單擲（SPST）開關，每個開關的控制輸入端需要連接4個GPIO。圖9顯示了微控制器與一個ADG1412之間的連接。

圖 9.微控制器 GPIO 作為開關的控制信號。

隨著電路板上開關數量的增加，所需的 GPIO 數量也會顯著增加。

例如，在設計測試儀器系統和大量開關時，使用大量開關來增加系統中的通道數。在4×4交叉點矩陣配置中，使用4個ADG1412。該系統需要16個GPIO，限制了標準微控制器中可用的GPIO。

圖10顯示了使用微控制器的16個GPIO連接4個ADG1412。

圖 10.在多從屬配置中，所需的 GPIO 數量會大幅增加。

減少GPIO數量的一種方法是使用串并聯轉換器，如圖11所示。該器件輸出并行信號，可連接到開關控制輸入，并且器件可通過串行接口SPI進行配置。這種方法的缺點是通過引入額外的組件來增加物料清單。

圖 11.使用串行至并行轉換器的多從屬交換機。

另一種方法是使用SPI控制開關。這種方法的優點是減少了所需的GPIO數量，并且還消除了額外的串行至并行轉換器的開銷。如圖12所示，只需7個微控制器GPIOS，即可為4個ADGS1412提供SPI信號，而不是16個微控制器GPIOS。

圖 12.支持 SPI 的開關可節省微控制器 GPIO。

這些交換機可以以菊花鏈配置進行配置，以進一步優化 GPIO 計數。在菊花鏈配置中，無論系統中使用的開關數量如何，主站（微控制器）僅使用四個 GPIO。

圖 13 僅用于說明目的。ADGS1412數據手冊建議在SDO引腳上使用上拉電阻（有關菊花鏈模式的更多詳細信息，請參閱ADGS1412數據手冊）。

圖 13.在菊花鏈中配置SPI支持的交換機，以進一步優化GPIO。

為簡單起見，此示例中使用了四個開關。隨著系統中開關數量的增加，電路板簡單和節省空間的好處是顯著的。ADI SPI支持的開關采用4×8交叉點配置，在6層板上提供8個四通道SPST開關，可將總電路板空間減少20%。