由于3D結(jié)構(gòu)的復(fù)雜性，可能會(huì)發(fā)生多種錯(cuò)誤。特別是在高容量系統(tǒng)中，這些問題需要NAND閃存控制器和先進(jìn)的糾錯(cuò)算法。

在 NAND 工藝開發(fā)中，2D NAND 在大約 10 納米處達(dá)到了極限。由于平面NAND技術(shù)的浮動(dòng)門內(nèi)部的電子較少，因此3D NAND結(jié)構(gòu)正在成為大容量存儲(chǔ)系統(tǒng)的主流。

3D NAND結(jié)構(gòu)將平面浮動(dòng)門旋轉(zhuǎn)90度，并將許多層堆疊在一起以增加容量。3D NAND市場(chǎng)的大多數(shù)參與者 - 包括三星，東芝/ WD，美光，海力士和英特爾 - 現(xiàn)在批量生產(chǎn)64層三電平單元（TLC）NAND，芯片容量為256 Gb。

利用 ECC 克服 3D NAND 的復(fù)雜性

由于3D結(jié)構(gòu)的復(fù)雜性，可能會(huì)發(fā)生多種錯(cuò)誤。這些問題包括逐層讀取干擾、寫入干擾和數(shù)據(jù)保留問題。特別是在高容量系統(tǒng)中，所有這些問題至少需要NAND閃存控制器，更具體地說，需要先進(jìn)的糾錯(cuò)算法。

遺憾的是，多級(jí)單元 （MLC） NAND 技術(shù)中使用的傳統(tǒng)博世-喬杜里-霍昆海姆 （BCH） 糾錯(cuò)碼 （ECC） 算法對(duì)于 3D TLC NAND 來說是不夠的。需要更強(qiáng)大的低密度奇偶校驗(yàn) （LPDC） ECC 算法。

LPDC ECC 使用硬件和軟件機(jī)制來糾正位錯(cuò)誤。硬件機(jī)制可以糾正每 1 KB 超過 120 位的錯(cuò)誤，而軟件機(jī)制使用更復(fù)雜的糾錯(cuò)方法來解決幾乎兩倍的錯(cuò)誤。但是，盡管它們更強(qiáng)大，但基于軟件的ECC操作需要更長(zhǎng)的時(shí)間來執(zhí)行。

除了硬件和軟件校正機(jī)制外，3D NAND還需要一種防止大規(guī)模數(shù)據(jù)丟失的方法。這意味著必須在NAND控制器內(nèi)部實(shí)現(xiàn)RAID功能，該功能可以解決LPDC ECC算法無法糾正的錯(cuò)誤，例如整頁錯(cuò)誤或多個(gè)數(shù)據(jù)頁的損壞。當(dāng)然，此RAID功能需要一些額外的內(nèi)存用于奇偶校驗(yàn)和額外的計(jì)算資源，但為了確保SSD上的數(shù)據(jù)是安全的，這是非常值得的。

3D TLC NAND 器件的安全數(shù)據(jù)序列

圖 1 顯示了固態(tài)硬盤控制器的 LDPC ECC 序列，包括上述 RAID 功能。在步驟中，SSD 控制器必須實(shí)現(xiàn)的 ECC 序列如下所示：

首先使用硬件機(jī)制（硬件決策）

如果步驟 1 失敗，請(qǐng)嘗試實(shí)現(xiàn)不同的 Vth（NAND 狀態(tài)的電壓電平）以獲得最低的誤碼率，也稱為讀移或讀取重試

接下來，實(shí)施軟件機(jī)制（軟件決策）來糾正錯(cuò)誤

如果所有其他方法都失敗了，請(qǐng)使用內(nèi)部 RAID 功能

圖 1.在 3D TLC NAND 控制器上實(shí)現(xiàn)此 ECC 方案提供了一個(gè)糾正位錯(cuò)誤的過程，該錯(cuò)誤從資源密集程度最低變?yōu)楣δ茏顝?qiáng)大。

更可靠的 3D 薄型液晶顯示器

3D TLC NAND代表存儲(chǔ)介質(zhì)中的拐點(diǎn)，提供更低的每比特成本和更少的占用空間。然而，為了使市場(chǎng)擴(kuò)展到嵌入式行業(yè)，該技術(shù)需要為位糾錯(cuò)提供一套可持續(xù)的、可擴(kuò)展的解決方案。

通過實(shí)現(xiàn)上述LPDC ECC序列，該序列以NAND控制器上強(qiáng)大的RAID功能終止，UDInfo認(rèn)為，對(duì)于未來基于3D TLC的NAND設(shè)備，可以保證SSD質(zhì)量和數(shù)據(jù)完整性。

審核編輯：郭婷