瑞薩將目光鎖定在數據中心和新的 PCIe Gen6 標準上，創造了“業界首個 PCIe Gen6 時序解決方案”。

不久之前，瑞薩電子發布了一系列創新的時鐘緩沖器和多路復用器解決方案，聲稱可為 (IoT)、機器學習 (ML)、云計算、人工智能 (AI) 和數據中心等多種應用提供改進的功能。

該系列的一個亮點是這些符合 PCIe 6 標準的解決方案的低附加抖動能力，瑞薩表示，這使得它們無噪音，是數據中心應用的理想選擇。考慮到這一點，本文探討了最新的 PCIe 標準版本、瑞薩電子的創新時序解決方案及其對數據密集型解決方案的影響。

什么是 PCle 6？PCle 6 與 PCle 3

在深入研究瑞薩的新器件系列之前，讓我們先來看看 PCI-SIG 最近發布的PCle 6 規范。該規范承諾對廣泛的數據密集型應用程序進行重大改進，提供新一代的高級功能，使其能夠超越老一代，包括PCle 3。PCle 3 規范通過 128b/130b 編碼機制展示了高達 8 GT/s 的數據速率。

此外，PCI-SIG在這一代中引入了反向通道均衡以減輕通道損耗影響，并且除了編碼機制之外，均衡還允許 PCle 3 維持隨后幾代的速度提升。

總體而言，PCle 3 標準還支持 I/O 虛擬化、設備共享和加速器性能特性，例如原子、緩存提示和事務繞過語義——增強低延遲訪問。為了促進 2010 年智能手機的發展，PCle 3 提供了低功耗狀態，可實現快速的流量響應、快速的轉換時間以及高達 5 pJ/bit 的相對較高的功率效率。

另一方面，PCle 6 規范通過 x16 配置提供高達 64 GT/s 和高達 256 GB/s 的數據速率，超過 PCle 3 的 8 倍。該規范利用 PCIe 優先脈沖幅度調制和4 級 ( PAM4 ) 信令和基于 Flit（流控制單元）的編碼提供超過兩倍的帶寬增益。

PAM4 信令和編碼 (a) 和 PAM4 錯誤 (b)。圖片由PCI-SIG提供

上圖顯示 PAM4 使用 4 個電壓電平對 2 位數據進行編碼。盡管信令技術表現出更高的誤碼率 (BER)，但它可以顯著提高信道的覆蓋范圍。

此外，與 PCle 3 不同，PCle 6 提供輕量級的前向糾錯 (FEC) 和循環冗余校驗 (CRC)功能，可顯著減少與 PAM4 信令相關的 BER 增加。雖然 PCle 6 通過在 Flit 模式下利用更新的數據包布局提供附加功能和簡化處理，但它可以通過保持與現有 PCIe 技術一代的互操作性和向后兼容性來保護客戶投資并支持與現有產品的連接。

符合 PCle 6 的時鐘緩沖器和多路復用器的意義

瑞薩電子最近發布了符合 PCle 6 標準的時鐘緩沖器和多路復用器，以滿足對數據中心/云計算和網絡等高數據密集型和高速工業應用日益增長的需求。除了滿足嚴格的 PCIe 6 規范外，這些新的時鐘緩沖器和多路復用器還為 PCIe 5 實施提供了額外的余量。

Renesas 的 RC19208A 多路復用器的框圖。圖片由瑞薩電子提供

由于 PCIe 6 標準在最高 100 fs RMS 的低時鐘抖動性能下支持高達 64 GT/s 的更高數據速率，因此該標準可用于瑞薩電子的這些最新 RC190xx 時鐘緩沖器和 RC192xx 多路復用器。

此外，這些符合 PCIe 6 標準的時鐘緩沖器和多路復用器具有低至 4 fs RMS 的超低附加抖動規格，這說明了它們的無噪聲，并根據下一代行業標準為面向未來的客戶設計創造了可能的選擇。此外，符合 PCIe 6 標準的時鐘提供多項低功耗特性，例如替代傳統 HCSL 的超低功耗高速電流控制邏輯 (LP-HCSL)，可節省高達 85% 的功耗和多鎖相具有省電和節省電路板功能的環路 (PLL)。

數據中心的低附加抖動能力

如前所述，該系列的一個關鍵特性是低附加抖動能力。總體而言，抖動包括周期信號根據參考時鐘信號的真實周期的變化或偏差。互連系統設計中的這一重要因素是廣泛不受歡迎的，因為它會導致顯示監視器閃爍，影響處理器性能，并對網絡設備之間的無線電信號和傳輸數據損失產生不利影響。

一個關鍵的例子是計算機網絡中的數據包抖動，它包括延遲變化或與網絡平均延遲的偏差。抖動對各種數據密集型應用的負面影響導致對低抖動組件的需求不斷增長。

因此，該系列的超低 4fs PCIe 6 附加抖動能力使符合 PCIe 6 的時序解決方案成為數據中心應用的解決方案。此外，低時鐘抖動性能使這些最近發布的解決方案幾乎無噪音，適合替代傳統嘈雜的數據中心計算組件。

審核編輯 黃昊宇