介紹了七款數字時鐘設計電路圖。數字鐘是一種用數字電路技術實現時、分、秒計時的鐘表。與機械鐘相比具有更高的準確性和直觀性，具有更長的使用壽命，已得到廣泛的使用。

數字時鐘設計電路圖（一）

本設計主要采用中斷的方式，采用INT0，INT1中斷，分別由按鍵s1，s2觸發。按鍵s1作為功能選擇鍵，當按鍵s1按下時，可以在不同的功能之間進行切換。

按下s1，由時鐘狀態進入秒表狀態，再按一下，秒表開始計時，再按s1，秒表停下，再按s1，進入調整時鐘的狀態，每按一次，可以用按鍵s2對相應的位進行調整。其中復位電路具有上電自動復位，和手動復位功能。由P2控制三極管驅動數碼管，P0口做數據輸出口。

數字時鐘設計電路圖（二）

校“時”和校“分”的校準電路是相同的，現以校“分”電路來說明時間的校準。在正常計時時，與非門U2D的一個輸入端為1，將它開通，使秒計數器輸出的分脈沖加到U2D的另一輸入端，并經U1D進入分計數器。而此時U3D由于一個輸入端為0，因此被關斷，校準用的秒脈沖進不去。

在校“分”時，按下開關J1，情況與上述情況適反。U2D被封閉，U3D打開，標準秒脈沖直接進入分計數器進行快速校“分”。同理，在校“時”時，按下開關，標準秒脈沖直接進入時計數器進行快速校“時”。可見U1D、U2D、U3D構成的是一個二選一電路。

數字時鐘設計電路圖（三）

由圖可以看出，當“時”個位U8計數輸入端到第10個觸發信號時，U8計數器復零，進位端QD向U7“時”十位計數器輸出進位信號，當第24個“時”（來自“分”計數器輸出的進位信號）脈沖到達時，U8計數器的狀態為“0100”，U7計數器的狀態為“0010”，此時“時”個位計數器的QC和“時”十位計數器的QB輸出為“1”。把他們分別送入U7、U8計數器的清零端R01和R02，通過74LS290內部的R01和R02與非 13

數字時鐘設計電路圖（四）

數字鐘的計數電路是用兩個六十進制計數電路和一個十二進制計數電路實現的，但是考慮到對74LS90比較熟悉，覺得用兩個74LS90來分別控制秒和分的十位和個位。個位采用十進制，十位采用六進制就能完美解決六十進制的秒計數。然后再用74ls191和74ls74來分別控制時的個位和十位。

數字時鐘設計電路圖（五）

作原理：6個數碼管的字型段輸入端（a、b、c、d、e、f，g）全部并接到譯碼器相應的輸出端。電源控制開關管分別接到3～6譯碼器的六個輸出端。時鐘六個計數器輸出端均采用四位，分別為xl、xt￡、mx?X2nx2z、x2hx2‘，?，x、xx、x相應的每一位都接到4個6選1的選擇器上，選擇器輸出共4位接到譯碼器的輸入端（y、y、y、Y上。數碼管及與之對應要顯示的計數器，由Q］、、的編碼（BCD碼）進行循環選擇例如，當Q、、均為?0時，則3～6譯碼器的輸出端1為高電平，第一個數碼管加上電源，與此同時，六選一選擇器對應的輸出分別為Yy—yXs—xX—x。這時譯碼器的輸出a，b，??，g雖然接到所有數碼管上，但由于只有第一個數碼管加上電源，故只有該管點亮，顯示第一個計數器的狀態（x、x。、xX）。同理，當Q、QQ為001”時，第二個數碼管點亮，顯示第二個計數器的狀態。依此類推，到第六個數碼管斷后，接著第一個又開始點亮。如此循環顯示，循環周期為6ms，給人的感覺，就相當所有數碼管都一直在同時加電，實際上每次只有一個，消耗的功率只有靜態顯示的六分之一。由于數碼管電流很大，一般小型管各段全亮時，大約要150mA～200mA采用靜電顯示，此例中就要大于1A的電流。這對長期工作的時鐘很不經濟，對于大型數碼管會更加嚴重。此外，采用動態顯示，數碼管的壽命與靜態相比也相應延長Ⅳ倍（本例為6倍）。

數字時鐘設計電路圖（六）

鬧鐘由可調時、分顯示器，4個74290芯片，3個4077芯片和兩個7421芯片的電路構出時鐘的多功能部分。其中，四個74290和四個顯示器構成定時鬧鐘的顯示部分（調時部分可以由開關3、4直接控制電路與振蕩器的連接來實現）；4077芯片的作用是比較實際時鐘部分與鬧鐘部分的輸出數據是否一致，再由兩個7421芯片校驗作最后校驗，當全部輸出對比為真時，則發光二極管亮起來，實現定時鬧鐘功能。具體電路如下圖：

數字時鐘設計電路圖（七）

位到達9時，接著下一個脈沖來時，將進行秒到分的進位，分實行六十進制后，再進位到時。

審核編輯 ：李倩