雖然滿足所有功能規范的工作設備是芯片設計項目組的首要目標，但許多設計人員醒來時滿頭大汗，擔心芯片到貨時會死機。無論使用多少覆蓋率或使用多少驗證工具，一個或多個錯誤都可能漏網。

這種高壓、苛刻的工程環境需要三個獨立的基于技術的功能級驗證工具，以保證芯片功能無缺陷且高度可靠。驗證和測試覆蓋率的重疊似乎過多。許多睡眠不足的設計師認為額外的努力是值得的。

三個功能級驗證步驟——功能驗證、功能測試和內置自測 （BIST）——每一個都提供了對芯片設計的信心。將它們結合起來可以使芯片按照預期的功能規格工作的信心增加三倍。

功能驗證是最耗費資源的步驟，因為它使用了大量可用的 EDA 工具和大量預算用于驗證的時間。功能驗證必須包括功能覆蓋和代碼覆蓋。兩者處理驗證問題的方式不同，對于確保全面驗證是必要的。

功能覆蓋回答了這個問題：設計的功能行為是否符合芯片應該做的規范？有必要根據規范測試設備的行為。還不夠，因為預期的功能行為幾乎不能說明遇到意外狀態或輸入時會發生什么。

這是代碼覆蓋關注設計結構（代碼）而不是設計規范的地方，并且可以發現功能規范中未考慮的行為。例如，可能存在在正常操作中從未預期存在的狀態或輸入。如果確實發生了這種意想不到的狀態或輸入，會發生什么？芯片如何響應？芯片可能會表現出從未預料到的行為。

通過相互補充，功能覆蓋率和代碼覆蓋率量化了功能驗證，并有助于將設計帶到下一個綜合、流片和最終硅片的連續步驟。實現功能和代碼覆蓋閉合的功能驗證會清除設計的大部分或所有功能錯誤。當然，最終目標不是設計，而是基于設計制造的芯片。

芯片制造完成后，功能測試和 BIST 用于清除由于制造缺陷或制造過程中其他問題引起的任何錯誤。根據每個測試設計實施的內容，BIST 計劃確定測試與執行功能測試的任何重疊，以確保所有制造的晶體管和導線無缺陷。包括 BIST 在內的深思熟慮的測試策略可以減少測試儀的時間，降低制造測試的時間和成本，并測試使用外部測試方法難以設置的芯片關鍵內部區域。BIST 的第二個主要優點是它可以在設備的生命周期內隨時部署使用，這是某些應用程序的必要策略。

使用嵌入式 FPGA 可以簡化功能設備測試，因為 FPGA 是一個預先驗證的組件，可以保證按照編程的方式運行，從而最大限度地減少測試。雖然 FPGA 中的 BIST 實施會帶來面積和性能開銷，但使用它具有很大的好處，包括更好的測試以及一旦將設備安裝到系統中就可以對其進行測試。

需要一種將功能設計驗證與綜合功能測試策略相結合的包容性驗證策略，以降低設備到達時死機的可能性。