目前，推動半導(dǎo)體行業(yè)發(fā)展的方式主要有兩種，一個是尺寸縮小，另一個是硅片直徑增大。由于硅片直徑增大涉及整條生產(chǎn)線設(shè)備的更換，因此目前主要發(fā)展路線是尺寸的縮小。除此之外，利用成熟特色工藝及第三代半導(dǎo)體材料改進半導(dǎo)體產(chǎn)品的性能也被企業(yè)大量采用，這將開辟摩爾定律的另一片新的天地。

據(jù)悉，臺積電3納米工廠已經(jīng)通過環(huán)境評測，依據(jù)原定時程，全球第一座3納米工廠，可望在2020年動工，最快2022年年底量產(chǎn)。此外，由于三星在臺積電之前搶先公布它的3納米將采用環(huán)柵FinFET的納米片結(jié)構(gòu)，兩家3納米制程戰(zhàn)爭一觸即發(fā)。另有消息報道，臺積電仍沿用升級版的FinFET架構(gòu)，可能采用遷移率更高的材料，而非環(huán)柵納米片結(jié)構(gòu)。

兩家在不同的工藝與架構(gòu)問題方面各自大作文章，其中的關(guān)鍵是要找出性能瓶頸之所在，然后以最具成本效益的方式使用最佳工具來分別解決這些瓶頸。無論是I/O、內(nèi)存接口還是過熱的邏輯塊，系統(tǒng)的運行速度都只能與該系統(tǒng)中最慢的組件一致。

其實，先進封裝也是解決方案之一。在某些情況下，前道工藝的每一節(jié)點的進步都可能需要一個完全不同的體系結(jié)構(gòu)與之配合。它可能是更多的軟硬件協(xié)同設(shè)計，與整個設(shè)計優(yōu)化為一個系統(tǒng)。如果有一種一致的方法來描述這些設(shè)備并將它們連接在一起，那么釆用chiplet等方法可以更節(jié)省時間。

目前至少有六種主流的芯片/小芯片組合方式，還有更多的正在進行中，不難想象每個芯片供應(yīng)商會根據(jù)價格、功耗、性能甚至地區(qū)標準快速地提供定制解決方案。因此，雖然應(yīng)用于高性能計算（HPC）及5G開發(fā)的芯片可能需要最新的2nm制程，但是與它配套的可能是16nm的SerDes、28nm電源模塊和40nm安全芯片等，同時它們將集成在一體。

本文整合自：賢集網(wǎng)、Taylor

責(zé)任編輯：符乾江