如果有一個最大的因素推動了硬件仿真作為主要驗證工具的發展，那就是片上系統 （SoC） 設計。這些設計在尺寸和功能上不斷增長，需要更多的 IP 和接口。仿真技術還通過測試 SoC 設計的硬件屬性并同時驗證其中的嵌入式軟件來滿足整個 SoC 開發周期；仿真或 FPGA 原型設計工具都不能完全確保硬件/軟件協同驗證。

然而，事情并不總是這樣。硬件仿真器在 1990 年代成為一種流行的驗證工具，但當時它們是難以使用的笨重設備，需要幾個月的時間來設置。而且，仿真是單用戶資源，每個座位要花費數百萬美元，因此只有預算大的微處理器和圖形芯片公司才能買得起仿真器。

然后是可靠性差以及仿真器因運行緩慢而陷入困境的問題。對仿真器進行了徹底的改革，最終，SoC 設計運動的興起為仿真工具提供了必要的動力，使它們更快、更便宜、更易于使用。

首先，編譯流程的改進將仿真設置時間從數月縮短到數周，甚至數小時。接下來，新一代仿真引擎顯著加快了設計編譯周期、運行速度和調試周期時間，從而提高了整體可見性。在仿真器架構中，從昂貴的定制處理器轉向更靈活的 FPGA，這使得仿真工具更加實惠。

擁有模擬器的成本已經降低，現在更多用戶可以購買模擬器。此外，仿真器機箱現在可以安裝在數據中心的“過道機架”內。此外，現代仿真器在編譯器周期中消耗的內存更少，這進一步降低了成本并縮短了編譯時間。

從 ICE 到協同仿真

硬件仿真發展的另一個重要部分是從傳統的在線仿真 （ICE） 環境逐漸轉變為基于事務的驗證或加速等協同仿真技術。ICE 模式通常難以安裝和維護，因為被測設計 （DUT） 環境映射在仿真器內部，而仿真器又通過速度適配器與芯片所在的物理系統連接。

圖 1. 基于事務的仿真器為 SoC 設計驗證提供更靈活的測試環境。

大型多時鐘 SoC 設計中功能數量的增加導致互連數量增加，這會降低仿真器速度并阻礙多個用戶的遠程訪問。另一方面，以事務為中心的方法使用基于軟件的協議接口，稱為事務器。這些交易者，而不是整個 DUT 設置，被映射到仿真器內部，這不可避免地提高了驗證速度。

這允許驗證工程師和軟件開發人員從多個位置同時訪問仿真系統。此外，基于事務的驗證或加速可以用更少的代碼行創建更高抽象級別的測試平臺，從而對抗傳統 ICE 環境的不可預測性。這些測試臺的執行速度比傳統的 RTL 臺更快。

然而，值得注意的是，在某些應用程序中仍然需要擁有硬件接口的 ICE 環境。因此，有多種仿真工具，例如 Mentor 的 Veloce 仿真平臺，它提供了 ICE 和協同仿真方法的組合。

審核編輯：郭