国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Verilog的塊語句fork...join 和 begin...end

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-09 10:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 塊語句有兩種,一種是 begin-end 語句, 通常用來標志()執行的語句;一種是 fork-join 語句,通常用來標志()執行的語句。

答案:順序,并行

解析:

(1)begin_end順序塊,用于將多條語句組成順序塊,語句按順序一條一條執行(除了帶有內嵌延遲控制的非阻塞賦值語句),每條語句的延遲時間是相對于由上一條語句的仿真時間而言;

(2)fork-join并行塊,塊內語句同時執行。

2. 塊語句,下面這段語句中,第 40 時刻上,A、B 的值各是多少?


reg A;reg B;initial begin    fork        begin            A = 1;            #20 A = 0;    #30A=1;            #50 A = 0;        end        begin            B = 1;            #20 B = 0;            #30 B = 1;            #50 B = 0;        end    joinend

答案:A = 0,B = 0

解析:

塊語句有兩種,begin...end 和 fork...join,其中 fork...join 是并行塊,begin...end 是順序執行塊,可以相互嵌套

上面,兩個 begin...end 之間是并行的,而各自 begin...end 內部是順序執行,A 和 B 的賦值邏輯是一樣的,所以要么都是 1,要么都是 0。

按照順序執行,A 前 20 個時間單位是 1,然后持續 30 個時間單位的 0,所以 40 時刻是 0,同理 B 也是 0

228548d8-e784-11ec-ba43-dac502259ad0.png

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    30

    文章

    1374

    瀏覽量

    114525
  • 順序
    +關注

    關注

    0

    文章

    14

    瀏覽量

    22333

原文標題:Verilog 的塊語句 fork...join 和 begin...end

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    【阿波羅STM32F767試用體驗】+1.點亮流水燈

    ----------------------------------------------------------*/ /* USER CODE BEGIN Includes */ /* USER CODE END Includes */ /* Private
    發表于 12-19 11:35

    條件的執行語句

    條件執行語句大多在if語句中使用,也在使用關系運算符(<,==,>等) 或者布爾值表達式(,!等)計算復雜表達式時使用。對于包含函數調 用的代碼片段,由于函數返回值會被
    發表于 12-12 08:25

    【道生物聯TKB-623評估板試用】——3.TKB-623評估板連接STM32發送數據

    -----------------------------------------------------------/ / USER CODE BEGIN PTD */ /* USER CODE END PTD */ /* Private define
    發表于 11-17 14:44

    e203內部cpu執行單元booth4乘法器

    ) begin current_state <= IDLE ; end else if (start)begin current_state <= next_state
    發表于 10-29 07:50

    蜂鳥例程的編譯與程序的加載

    仿真的過程中,會首先將前文編譯生成的(.verilog)文件通過tb_top.v文件里initial過程中的readmemh函數讀進來,存放在ITCM中: initial begin
    發表于 10-24 13:34

    NICE協處理器demo分析及測試

    begin_instret, end_instret, instret_normal, instret_nice;unsigned int begin_cycle,end_cycle
    發表于 10-23 07:05

    【高云GW5AT-LV60 開發套件試用體驗】三、LED燈控制實驗

    // 復位時計數器清零 counter <= 32\'d0; end else if (counter >= COUNTER_MAX) begin// 達到最大值時歸零
    發表于 07-21 05:57

    Unicore標準NEMA語句GSA及說明

    本文介紹和芯星通的NEMA語句說明。
    的頭像 發表于 07-16 11:39 ?683次閱讀
    Unicore標準NEMA<b class='flag-5'>語句</b>GSA及說明

    基礎篇3:掌握Python中的條件語句與循環

    不同的條件執行不同的代碼。Python中的條件語句主要使用if、elif(else if的縮寫)和else關鍵字。 if語句 最簡單的條件語句是if
    發表于 07-03 16:13

    詳解TIA Portal SCL編程語言中的IF語句

    IF 語句是編程中最基本和最重要的控制結構之一,它的主要作用是根據條件決定程序的執行路徑,IF 語句是編程中實現邏輯判斷和決策的基礎。
    的頭像 發表于 05-24 15:01 ?1877次閱讀
    詳解TIA Portal SCL編程語言中的IF<b class='flag-5'>語句</b>

    STM32U5 IWDG的提前喚醒中斷無法在STOP模式下觸發怎么解決?

    * @retval int*/int main(void){/* USER CODE BEGIN 1 *//* USER CODE END 1 *//* MCU
    發表于 04-22 08:14

    求助,關于emWin多緩沖優化問題求解

    ();GUI_Exec();GUI_MULTIBUF_End();} 后: if(condition){//GUI_MULTIBUF_Begin();GUI_Exec();//GUI_MULTIBUF_End
    發表于 04-03 07:21

    FPGA Verilog HDL語法之編譯預處理

    語句)。Verilog HDL編譯系統通常先對這些特殊的命令進行“預處理”,然后將預處理的結果和源程序一起在進行通常的編譯處理。
    的頭像 發表于 03-27 13:30 ?1436次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之編譯預處理

    ADC怎么樣才能區分出來是那個通道想要將采集的數傳出去?

    ```mermaid int main(void) { /* USER CODE BEGIN 1 */ /* USER CODE END 1 */ /* MCU
    發表于 03-13 08:07

    尋找verilog高手,有報酬

    我采集了一電路板正常工作時的數據,基于這些數據我想用EPM7128slc84-15(sys_clk:50Mhz)測試電路板,尋求一位verilog高手,有償
    發表于 03-08 16:31