国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Codasip采用Imperas進行RISC-V處理器驗證

星星科技指導員 ? 來源:嵌入式計算設計 ? 作者:嵌入式計算設計 ? 2022-06-01 10:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Codasip已采用Imperas參考設計和用于 Codasip IP的Imperas DV解決方案。

Codasip 已在其 DV 測試平臺中包含 Imperas 黃金參考模型,以確保有效的驗證流程能夠適應各種靈活的功能和選項,同時在未來內核的整個路線圖中進行擴展,以實現對功能質量的嚴格確認。

RISC-V 是一種模塊化架構,它提供了許多不同排列的基本指令、標準可選擴展和自定義指令——這引發了對實現和碎片風險的擔憂。Codasip 的內部測試已經使用了內部指令精確模型、多種直接和隨機測試來源(內部和外部提供)以及多種不同的技術來檢查和確保處理器合規性。Imperas 可配置參考模型已經過全面測試,并啟用了支持此綜合視圖所需的所有配置選項。

位于法國 Sophia-Antipolis 的 Codasip 工程團隊審查了不斷發展的 RISC-V 規范、完整的 Codasip 處理器 IP 產品組合、擴展和可配置功能以及未來路線圖計劃所面臨的挑戰。Imperas 解決方案被認為是支持運營工作負載和規模要求的理想選擇。Codasip 工程團隊圍繞 Imperas RISC-V 參考模型設置了基礎設施和測試框架,以有效測試所有配置,并能夠適應新的路線圖功能。

“Imperas 是 RISC-V 仿真技術和處理器驗證的先驅,”Codasip 驗證總監 Philippe Luc 說?!半m然處理器驗證不是一個新問題,但有許多 RISC-V 供應商提供定制和不同級別的驗證或一致性:客戶理所當然地關注質量和碎片化。Codasip 對我們嚴格的驗證方法感到非常自豪——使用 Imperas 作為我們質量流程的重要組成部分,進一步擴大了我們的差異化。Imperas 的獨立性、聲譽和技術實力為我們的客戶提供了對我們‘同類最佳’RISC-V 處理器的進一步保證,”

Imperas Software Ltd 首席執行官 Simon Davidmann 補充說:“Codasip 為 RISC-V 市場提供了一系列處理器解決方案,這些解決方案可為各種應用提供優化的性能。該處理器 IP 的設計驗證是 Codasip 在向下一代 IP 轉移時繼續提供最高質量處理器的基礎。每個附加的可選功能都會使驗證工作量大致翻倍。Imperas 方法通過使用模擬將持續集成/持續開發應用到復雜的處理器 DV 環境來支持 Codasip 的開發,并在不影響可選功能的情況下提供效率優勢。Imperas 和 Codasip 有著共同的愿景,即提高質量對于 RISC-V 的成功至關重要?!?/p>

可用性

Codasip 的 Imperas RISC-V 參考模型現已推出,可引導客戶和合作伙伴進行軟件開發,并作為虛擬平臺的基礎。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    20255

    瀏覽量

    252344
  • RISC-V
    +關注

    關注

    48

    文章

    2886

    瀏覽量

    53034
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    新思科技VC Formal解決方案在RISC-V驗證中的應用

    ——地球上人均 6 顆。從“RISC-V 將無處不在”到“RISC-V,就現在”,RISC-V 已幾乎覆蓋所有應用。當前,RISC-V 已成功躋身世界主流
    的頭像 發表于 02-24 16:38 ?504次閱讀

    Andes晶心科技推出全新32位RISC-V處理器D23-SE

    Andes晶心科技為高效能、低功耗32/64位元RISC-V處理器的領先供應商,今日宣布推出全新D23-SE核心。這款處理器體積小巧且具備功能安全設計,專為功能車用安全應用打造。 D23-SE 以
    的頭像 發表于 12-17 10:51 ?1831次閱讀

    直播預約 |開源芯片系列講座第30期:“一生一芯”計劃——從零開始設計自己的RISC-V處理器芯片

    鷺島論壇開源芯片系列講座第30期「“一生一芯”計劃從零開始設計自己的RISC-V處理器芯片」11月17日(周三)20:00精彩開播期待與您云相聚,共襄學術盛宴!|直播信息報告題目“一生一芯”計劃
    的頭像 發表于 11-10 12:03 ?853次閱讀
    直播預約 |開源芯片系列講座第30期:“一生一芯”計劃——從零開始設計自己的<b class='flag-5'>RISC-V</b><b class='flag-5'>處理器</b>芯片

    為什么RISC-V是嵌入式應用的最佳選擇

    最近RISC-V基金會在社交媒體上發文,文章說物聯網和嵌入式系統正在迅速發展,需要更高的計算性能、更低的功耗和人工智能。RISC-V是為未來而建的,包括超高效的MCU到高性能應用處理器RIS
    的頭像 發表于 11-07 10:09 ?1609次閱讀

    基于E203 RISC-V的音頻信號處理系統 -協處理器的乘累加過程

    處理器簡介 RISC-V具有很高的可擴展性,既預留出了指令編碼空間,也提供了預定義的Custom指令;RISC-V的標準指令集僅使用了少部分指令編碼空間,更多的指令編碼空間被預留給用戶進行
    發表于 10-28 06:18

    利用事務級加速實現高速、高質量的RISC-V驗證

    引言RISC-V架構以其開放性和高度可定制的特性,正在重塑處理器設計格局。然而,這種靈活性也帶來了顯著的驗證挑戰,使其驗證復雜度遠超傳統固定架構處理
    的頭像 發表于 09-18 10:08 ?2032次閱讀
    利用事務級加速實現高速、高質量的<b class='flag-5'>RISC-V</b><b class='flag-5'>驗證</b>

    明晚開播 |開源芯片系列講座第28期:高性能RISC-V處理器芯片

    鷺島論壇開源芯片系列講座第28期「高性能RISC-V處理器芯片」明晚(30日)20:00精彩開播期待與您云相聚,共襄學術盛宴!|直播信息報告題目高性能RISC-V處理器芯片報告簡介
    的頭像 發表于 07-29 17:02 ?1328次閱讀
    明晚開播 |開源芯片系列講座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>處理器</b>芯片

    開芯院采用芯華章P2E硬件驗證平臺加速RISC-V驗證

    學,基于開芯院昆明湖4核設計,預期實現倍數級的效率提升,解決RISC-V CPU設計在驗證中用例運行時間長和調試難度大的雙重挑戰。 復雜的RISC-V處理器設計
    的頭像 發表于 07-18 10:08 ?2480次閱讀
    開芯院<b class='flag-5'>采用</b>芯華章P2E硬件<b class='flag-5'>驗證</b>平臺加速<b class='flag-5'>RISC-V</b><b class='flag-5'>驗證</b>

    直播預約 |開源芯片系列講座第28期:高性能RISC-V處理器芯片

    鷺島論壇開源芯片系列講座第28期「高性能RISC-V處理器芯片」7月30日(周三)20:00精彩開播期待與您云相聚,共襄學術盛宴!|直播信息報告題目高性能RISC-V處理器芯片報告
    的頭像 發表于 07-14 17:34 ?1258次閱讀
    直播預約 |開源芯片系列講座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>處理器</b>芯片

    Codasip 正在掛牌出售

    Codasip是一家歐洲領先的RISC-V處理器IP核供應商,目前正在掛牌出售。以下是相關情況: 出售背景 Codasip在CEO Ron Black的領導下,計劃在未來三個月內出售公
    的頭像 發表于 07-02 16:31 ?2472次閱讀

    RISC-V和ARM有何區別?

    在微處理器架構領域,ARM與RISC-V是兩個備受關注的體系。ZLG致遠電子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心版,這引發了人們對這兩種架構差異的深入探討。ARM
    的頭像 發表于 06-24 11:38 ?2028次閱讀
    <b class='flag-5'>RISC-V</b>和ARM有何區別?

    HPM5E31IGN單核 32 位 RISC-V 處理器

    HPM5E31IGN單核 32 位 RISC-V 處理器在當今嵌入式系統領域,RISC-V架構正以開源、靈活和高性價比的優勢快速崛起。HPM5E31IGN作為先楫半導體的一款單核32位RISC
    發表于 05-29 09:23

    HXS320F28027數字信號處理器(32位RISC-V DSP)

    HXS320F28027數字信號處理器(32位RISC-V DSP)HXS320F28027是中科昊芯(Haawking)基于自主研發的H28x內核推出的32位定點RISC-V DSP架構數字信號
    發表于 05-21 10:21

    Condor使用Cadence托管云服務開發高性能RISC-V處理器

    Condor 是一家美國初創企業,致力于開發高性能 RISC-V處理器。公司的目標是通過創新技術徹底革新整個行業,打破高性能計算的極限。
    的頭像 發表于 05-08 09:03 ?1113次閱讀

    FPGA與RISC-V淺談

    RISC-V處理器的SoC數量在2024年約為20億顆,到2031年有望突破200億顆。 RISC-V的概念與優勢 RISC-V是一種全新的開源指
    發表于 04-11 13:53 ?677次閱讀
    FPGA與<b class='flag-5'>RISC-V</b>淺談