楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence? 數字全流程獲得了 GlobalFoundries （GF） 12LP/12LP+ 工藝平臺認證，以推動移動和消費市場的航空航天、超大規模計算、人工智能、移動和消費電子應用的設計。此項認證證明，Cadence 數字全流程滿足了 GF 為12LP/12LP+ 工藝平臺規定的所有精度、集成度和結果質量 （QoR） 標準，使雙方的共同客戶能夠更快地實現功耗、性能和面積 （PPA） 目標，并以更短的設計周期向市場交付新產品。

Cadence 的工具針對 GF 12LP/12LP+ 工藝平臺進行了優化，并使用行業標準的高效處理器內核進行了認證。通過認證的工具包括 Innovus? 設計實現系統、Genus? 綜合解決方案、Tempus? 時序簽核解決方案、Voltus? IC 電源完整性解決方案、Quantus? 提取解決方案、Litho Physical Analyzer （LPA） 光刻物理分析工具和 Pegasus? 驗證系統。

數字全流程通過 Cadence iSpatial 技術為 GF 12LP/12LP+ 用戶提供了額外的優勢，使其可使用通用用戶界面和數據庫從 Genus 物理綜合無縫過渡到 Innovus 設計實現。該流程還提供了統一的實現、時序和 IR 簽核引擎，通過同時完成所有物理、時序和可靠性目標的設計收斂，提供了增強的簽核收斂。

“Cadence 數字全流程面向我們的 12LP/12LP+ 工藝平臺獲得的認證，驗證了物理實現和簽核方法的準確性。” GF 設計支持副總裁 Richard Trihy 表示，“通過與 Cadence 的合作，我們可以為客戶提供一個值得信賴的解決方案，以加快設計實現過程，這對于打造新興航空航天、超大規模計算和人工智能應用，并希望快速向市場交付新產品的客戶來說尤為關鍵。”

“通過我們的數字全流程提供的集成和創新，使用 GF 12LP/12LP+ 工藝平臺的客戶可以信心十足地專注于實現 PPA 目標。” Cadence 公司數字與簽核事業部產品總監 Kam Kittrell 表示，“GF 在 Cadence 數字全流程上進行了全面的關聯檢查，給用戶提供了額外的保障，確保他們可以快速實現高性能設計，以便在各自的市場上保持競爭力。”

Cadence 數字全流程提供了更好的可預測性和更快的設計收斂途徑，支持 Cadence 的智能系統設計 （Intelligent System Design?） 戰略，旨在實現 SoC 卓越設計。