推挽輸出又叫推拉輸出，是最常見的輸出配置了，正如它的名字那樣，推拉輸出能夠驅動輸出兩種電平。一種是拉接到地（從負載灌入電流），另一個被推到電源電壓（輸出電流到負載）。推挽輸出可以使用一對開關來實現。在集成電路中一般使用兩個晶體管搭建。在下圖中，我們可以看到使用 PMOS 和 NMOS 晶體管構建推挽輸出配置。左側顯示的是推階段的電路狀態，右側顯示的是拉階段的電路狀態。

1.推挽電路工作原理

推動階段——當連接到晶體管柵極的內部信號設置為低電平時，PMOS 晶體管被激活，電流從 VDD 流經它到輸出引腳，NMOS 晶體管處于非活動狀態（開路）且不導通。

拉動階段——當連接到晶體管柵極的內部信號設置為高電平時，NMOS 晶體管被激活（關閉）并且電流開始從輸出引腳流過它到 GND。同時，PMOS 晶體管處于非活動狀態（開路）并且不傳導電流。這種類型的輸出不允許在總線配置中將多個設備連接在一起，推挽配置最常用于具有單向通信線上（線路上的信號傳輸僅在單一方向，比如SPI、UART等）。

2.電路應用注意事項

推挽輸出在生成的輸出數字信號的斜率方面提供了更好的性能，現在很多IC甚至可以配置信號上升或者下降的斜率，從而允許我們在傳輸速度和EMI方面找到最佳的平衡點。上升沿斜率——上拉電阻與線路的固有電容相結合，形成一個低通濾波器。從而我們可以根據電阻器的值和線路的電容來調整上升沿斜率，上升沿的斜率與下降沿的斜率可能存在明顯差異。一般來說下降沿更尖銳，因為它是使用具有非常低內阻的晶體管實現的。而上升沿是由上拉電阻形成的，前面提到的低通濾波效果更加明顯。

圖 1 開漏輸出產生的方波信號邊沿

功耗和噪聲干擾——在選擇上拉電阻值時我們需要權衡。當線路上的設備驅動輸出低電平時，它會導致較高的電流流過較低值的上拉電阻，這會增加功耗的問題。但是，選擇較高值的電阻器會反過來導致流過電阻器的電流較低，這將使線路上的外部干擾（噪聲）更容易影響信號狀態。應該注意的是，在很多MCU中，配置為推挽的輸出引腳在大多數情況下可以動態重新配置為輸入，這是通過關閉兩個晶體管來實現的，從而在線路上實現高阻抗狀態。然后可以從其他外部設備采集輸入信號。