国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速線路PCB設計:傳輸線效應

硬件大熊 ? 來源:硬件大熊 ? 作者:硬件大熊 ? 2022-04-21 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在高速線路中,由于傳輸線阻抗變化的問題,會有一部分的信號能量被反射,假設信號是一個跑步的人,人從A端想要跑到B端,在人經過線路每一塊的導體時都會改變其電壓值,一開始他在阻抗為50Ω的線路上跑,碰到過孔時阻抗的變化會產生讓其速度變慢并產生一定的反彈,一直到終端為1MΩ時,此時幾乎帶著100%的能量被反彈回A端,反彈到A端時,由于A端為25Ω,會有一部分能量被留住,一部分能量被反彈,反彈的能量約為初始值的1/3。而這1/3的信號再次到達B端后,又會被反射,以此類推。在示波器上可以看到信號的上升沿和下降沿產生振蕩直至能量減弱信號幅度隨之減小。

8c45b460-c105-11ec-bce3-dac502259ad0.png

基于上述模型,傳輸線會對整個電路設計帶來一下效應:

反射信號、延時和時序錯誤、多次跨越邏輯電平門限錯誤、過沖與下沖、串擾、電磁輻射

信號輪廓失真

信號在接收端將被反射,信號輪廓將失真。失真變形的信號對噪聲的敏感性、EMI若顯著增加,這可能會造成整改系統的失效。

反射信號產生的主要原因:過長的布線、未進行阻抗匹配的接收端、未進行阻抗匹配的傳輸線(由于過量電容、電感的阻抗失配)

信號延時

信號在邏輯電平的高、低門限之間變化時,信號遲滯不跳變。過多的信號延時可能導致時序錯誤和元器件功能混亂,通常在多個接收端時會出現問題。

信號延時產生的主要原因:驅動過載、布線過長

信號電平錯誤

信號的振蕩發生在邏輯電平門限附近,在跳變的過程中可能多次跨越邏輯電平門限,導致邏輯功能紊亂。

信號過沖與下沖

布線太長或信號變化太快都可以導致過沖與下沖發生,雖然大多數芯片器件接收端有輸入保護二極管,但有時這些過沖電平會遠遠超過器件的電壓范圍,導致器件損壞。

信號串擾

在一根信號線上有信號通過時,與之相鄰的信號線上會感應出相關信號,異步信號和時鐘信號更容易產生串擾。

解決串擾的方法:移開發生串擾的信號或屏蔽被嚴重干擾的信號。信號距離地平面越近,或者加大線間距,都可以減少串擾的發生。

電磁輻射

電流流過導體會產生磁場。在電磁干擾(EMI)中,包括產生過量的電磁輻射和對電磁輻射的敏感性兩個方面。數字系統處理快速的時鐘和周期轉換率,在系統運行時會向周圍環境輻射電磁波,從而使周圍環境中正常工作的電子設備收到干擾,而模擬電路,由于本身的高增益,會成為易受影響的電路。

EMI產生的主要原因是電路工作頻率太高及布局、布線不合理。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4404

    文章

    23878

    瀏覽量

    424270
  • 電磁輻射
    +關注

    關注

    5

    文章

    364

    瀏覽量

    44593
  • 傳輸線
    +關注

    關注

    0

    文章

    383

    瀏覽量

    25507

原文標題:高速線路PCB設計:傳輸線效應

文章出處:【微信號:硬件大熊,微信公眾號:硬件大熊】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高速PCB設計EMI避坑指南:5個實戰技巧

    高速電路PCB設計EMI方法與技巧 一、信號走線規則 屏蔽規則: 關鍵高速信號(如時鐘)需進行屏蔽處理,可在信號
    的頭像 發表于 11-10 09:25 ?638次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>EMI避坑指南:5個實戰技巧

    信號在傳輸線路上的傳播機制

    在第二期的特性阻抗講解中,我們提到了傳輸線路。雖然將傳輸線比作水路,但它究竟是通過什么原理傳輸信號和電力的呢?
    的頭像 發表于 10-09 13:49 ?2236次閱讀
    信號在<b class='flag-5'>傳輸線路</b>上的傳播機制

    PCB“蝕刻因子”是啥,聽說它很影響走加工的阻抗?

    蝕刻因子是啥玩意咱們先不說,要不先簡單問大家一個問題:傳輸線PCB設計時側面看是矩形的,你們猜猜PCB板廠加工完之后會變成什么形狀呢?
    的頭像 發表于 09-19 11:52 ?705次閱讀
    <b class='flag-5'>PCB</b>“蝕刻因子”是啥,聽說它很影響走<b class='flag-5'>線</b>加工的阻抗?

    高速數字電路設計與安裝技巧

    特性,旁路電容器的作用及其最佳容量,布線電感的降低方法.傳輸線路的阻抗調整方法.印制電路板圖形的阻抗設計.不產生噪聲的高速電路及印制電路板的設計等。 獲取完整文檔資料可下載附件哦?。。?! 如果內容有幫助可以關注、點贊、評論支持一下哦~
    發表于 09-06 15:21

    深度解讀PCB設計布局準則

    無論您是在進行高速設計,還是正在設計一塊高速PCB,良好的電路板設計實踐都有助于確保您的設計能夠按預期工作并實現批量生產。在本指南中,我們匯總了適用于大多數現代電路板的一些基本PCB設計
    的頭像 發表于 09-01 14:24 ?7455次閱讀
    深度解讀<b class='flag-5'>PCB設計</b>布局準則

    如何用TDR阻抗測量儀快速定位PCB傳輸線故障?

    TDR阻抗測量儀是一款基于時域反射原理(TDR)設計的高帶寬特性阻抗測試分析專用儀器,它非常適用于快速定位PCB傳輸線故障。以下是使用TDR阻抗測量儀進行故障定位的步驟和一些關鍵點: 設備準備
    的頭像 發表于 08-20 10:52 ?885次閱讀
    如何用TDR阻抗測量儀快速定位<b class='flag-5'>PCB</b><b class='flag-5'>傳輸線</b>故障?

    知識分享-傳輸線的返回電流(信號完整性揭秘)

    信號完整性揭秘-于博士SI設計手記3.3傳輸線的返回電流按照傳統的電路理論,電流要流到互連線的末端,然后從另一條路徑回流,才能形成電流回路。如果傳輸線無限長,信號電壓施加到傳輸線上后,信號永遠也
    的頭像 發表于 05-27 17:36 ?994次閱讀
    知識分享-<b class='flag-5'>傳輸線</b>的返回電流(信號完整性揭秘)

    ?PCB設計當我說到“燈芯效應”,臺下的你們竟如此寂靜 ……

    能。 Chris看了他們發過來的詳細測試數據,發現夾具的傳輸線本身做得還挺好的,在50歐姆的位置偏差很小。最大的問題是過孔的阻抗比較低,只有46,47歐姆的樣子,這樣肯定會影響夾具本身的駐波。 客戶自己也
    發表于 05-26 14:10

    傳輸線高頻參數之Crosstalk

    是由于電信號在通過傳輸線時,產生的電場穿過了相鄰的傳輸線,而導致相鄰的傳輸線上也產生了電信號,如上圖所示,用網分測試的時候,差分S參數Sdd31表示近端串擾,Sd
    的頭像 發表于 05-22 07:33 ?1268次閱讀
    <b class='flag-5'>傳輸線</b>高頻參數之Crosstalk

    PCB設計如何用電源去耦電容改善高速信號質量

    PCB設計電源去耦電容改善高速信號質量?!What?Why? How?
    的頭像 發表于 05-19 14:27 ?790次閱讀
    <b class='flag-5'>PCB設計</b>如何用電源去耦電容改善<b class='flag-5'>高速</b>信號質量

    高速多層板SI/PI分析的關鍵要點是什么

    是確保高速多層板性能和可靠性的關鍵步驟。以下是一些關鍵的SI/PI分析要點: 信號完整性(SI)分析要點 傳輸線效應: 在高速設計中,傳輸線
    的頭像 發表于 05-15 17:39 ?1169次閱讀

    高頻PCB設計中出現的干擾分析及對策

    隨著頻率的提高,將出現與低頻PCB設計所不同的諸多干擾,歸納起來,主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EM)四個方面。通過分析高頻PCB的各種干擾問題,結合工作中實踐,提出了有效的解決方案。 純分享貼,有需要可以直接
    發表于 04-29 17:39

    PCB制板廠加工問題很大啊,高速PCB傳輸線阻抗一直往上跑

    ,好像懂了,TDR阻抗的上漂量其實是傳輸線的直流電阻搞得鬼哈!從理論的仿真中就能看出來,哪怕是100歐姆的理想傳輸線也存在著阻抗上漂的效應,和所謂的加工阻抗波動壓根扯不上關系!那大家還是會問了,雖然
    發表于 04-07 17:27

    PCB Layout中的三種走策略

    電容,反射,EMI等效應在TDR測試中幾乎體現不出來,高速PCB設計工程師的重點還是應該放在布局,電源/地設計,走設計,過孔等其他方面。當然,盡管直角走線帶來的影響不是很嚴重,但并不
    發表于 03-13 11:35

    PCB】四層電路板的PCB設計

    直接影響到布線的成功率,因而往往在布線的整個過程中,都需要對布局進行適當的調整。布線設計可以采用雙層走和單層走;對于極其復雜的設計,也可以考慮多層布線方案。 在PCB設計中,布線足完成產品設計的重要
    發表于 03-12 13:31