Vivado HLS從HDL到模型和C的描述
先從運(yùn)行一個(gè)創(chuàng)建一個(gè)項(xiàng)目開始吧。
首先打開Vivado設(shè)計(jì)套件Vivado HLS 2015.4；
輸入項(xiàng)目的名稱和存放的位置；
點(diǎn)擊下一步，輸入設(shè)計(jì)頂層函數(shù)的名稱，接著下一步；
暫時(shí)不需要填寫，直接下一步；
解決方案的名字默認(rèn) (solution1)就好, 時(shí)鐘周期根據(jù)需要自己設(shè)，這里我設(shè)(10 ns), 時(shí)鐘的不確定性一般為12.5%，接著選擇器件，最后“finish”。
將該例程的設(shè)計(jì)文件和testbench全部復(fù)制到剛才創(chuàng)建的項(xiàng)目目錄下：
在設(shè)計(jì)資源窗口右擊“Source”，添加設(shè)計(jì)文件；
再接著右擊“Test Bench”,添加文件；
至此，項(xiàng)目建設(shè)完成。接著進(jìn)行綜合仿真，驗(yàn)證設(shè)計(jì)。 點(diǎn)擊“Run C Snthry”。
點(diǎn)擊“Run C Simulation”，接著點(diǎn)擊“OK”；
至此，此項(xiàng)目在沒有硬件調(diào)試的前提下算是成功運(yùn)行了。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
HDL
+關(guān)注
關(guān)注
8文章
332瀏覽量
48986 -
模型
+關(guān)注
關(guān)注
1文章
3756瀏覽量
52127 -
Vivado
+關(guān)注
關(guān)注
19文章
857瀏覽量
71149
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
HLS設(shè)計(jì)中的BRAM使用優(yōu)勢(shì)
高層次綜合（HLS）是一種將高級(jí)編程語言（如C、C++或SystemC）轉(zhuǎn)換為硬件描述語言（HDL）的設(shè)計(jì)方法。在FPGA設(shè)計(jì)中，設(shè)計(jì)者可以
通過vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器
Vivado HLS是一款強(qiáng)大的高層次綜合工具，可將C/C++代碼轉(zhuǎn)換為硬件描述語言（HDL），
端側(cè)大模型上車：從“語音助手”到“車內(nèi) AI 智能體”的躍遷革命
2025年，智能汽車的座艙不再只是“語音助手”的舞臺(tái)，而是一個(gè)搭載生成式AI和大語言模型（LLM）的智能體。從云端示范到車內(nèi)落地，這一跨越不僅改變了人機(jī)交互的邊界，更重構(gòu)了汽車作為“第三
從數(shù)據(jù)到模型：如何預(yù)測(cè)細(xì)節(jié)距鍵合的剪切力？
預(yù)估其剪切力？行業(yè)內(nèi)的研究數(shù)據(jù)為我們揭示了可能性。今天，科準(zhǔn)測(cè)控小編將帶您了解如何基于實(shí)驗(yàn)數(shù)據(jù)建立并應(yīng)用預(yù)測(cè)模型，實(shí)現(xiàn)從“測(cè)量”到“預(yù)估”的關(guān)鍵跨越。
一、從平方定律到經(jīng)驗(yàn)公式
直觀上
發(fā)表于 01-08 09:45
RA8P1部署ai模型指南：從訓(xùn)練模型到部署?|?本周六
在嵌入式邊緣AI中，如何把“訓(xùn)練好的模型”穩(wěn)定地“跑在板子上”，決定了項(xiàng)目能否落地。我們帶你基于RA8P1平臺(tái)，跑通從數(shù)據(jù)準(zhǔn)備、模型訓(xùn)練、量化轉(zhuǎn)換，到工程部署的整個(gè)流程，幫助你快速實(shí)現(xiàn)
vcs和vivado聯(lián)合仿真
文檔中明確描述vivado2021.2版本對(duì)應(yīng)VCS的版本是2020.12，由于license問題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用；
使用tcl界面
發(fā)表于 10-24 07:28
如何在vivadoHLS中使用.TLite模型
, output_stream); // 從輸出流中讀取輸出數(shù)據(jù)到緩沖區(qū) // 根據(jù)模型的輸出形狀進(jìn)行相應(yīng)的讀取和處理}5. 數(shù)據(jù)處理
根據(jù)模型的輸出形狀，
發(fā)表于 10-22 06:29
干貨分享 | TSMaster MBD模塊全解析：從模型搭建到自動(dòng)化測(cè)試的完整實(shí)踐
在汽車電子MBD開發(fā)中，TSMasterMBD模塊深度集成于TSMaster先進(jìn)的總線分析、仿真與測(cè)試平臺(tái)，旨在為工程師提供一套從模型自動(dòng)編譯、代碼集成到自動(dòng)化測(cè)試的端到端無縫解決方案
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
Vivado IP 流程（Vitis Unified），在這篇 AMD Vitis HLS 系列 3 中，我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程，
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的 Vitis HLS
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP，通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado
從FA模型切換到Stage模型時(shí)：module的切換說明
module的切換
從FA模型切換到Stage模型時(shí)，開發(fā)者需要將config.json文件module標(biāo)簽下的配置遷移到module.json5配置文件module標(biāo)簽下，具體差異
發(fā)表于 06-05 08:16
Vivado HLS設(shè)計(jì)流程
為了盡快把新產(chǎn)品推向市場(chǎng)，數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
FPGA Verilog HDL語法之編譯預(yù)處理
Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能。“編譯預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個(gè)組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(
一文詳解Verilog HDL
Verilog HDL（Hardware Description Language）是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。現(xiàn)實(shí)生活中多用于專用
工商網(wǎng)監(jiān)
評(píng)論