什么是低電平有效？為什么要低電平有效呢
什么是低電平有效
首先這是一個輸入引腳才存在有效這個溫暖體。低電平有效表示這個當這個引腳上電壓為低（0-2V）時，這個腳的功能觸發(fā)（當然要把引腳功能選擇為對應的功能）。
為什么要低電平有效
在數(shù)字系統(tǒng)中，比較容易出現(xiàn)在低電平上疊加一個噪聲正脈沖。如果采用高電平有效的方式，就可能在無效的低電平上，出現(xiàn)高電平噪聲，從而使某個信號在不應當有效的時候，出現(xiàn)有效的高電平。而在高電平上，出現(xiàn)一個負噪聲脈沖，從而導致某個信號在不應當有效的時候，出現(xiàn)有效的低電平的幾率，要小得多。所以在數(shù)字系統(tǒng)中，大多數(shù)信號的有效電平為低電平。
且低電平時電路的阻抗低，噪聲造成的電平變化小，也就是說，抗干擾能力更強。
本文綜合整理自nereus78e904、fml003、xiaofeng06、盲文
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
脈沖
+關(guān)注
關(guān)注
20文章
908瀏覽量
99759 -
引腳
+關(guān)注
關(guān)注
16文章
2111瀏覽量
55695 -
低電平
+關(guān)注
關(guān)注
1文章
238瀏覽量
13987
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
AD636：低電平真有效值轉(zhuǎn)直流轉(zhuǎn)換器的卓越之選
AD636：低電平真有效值轉(zhuǎn)直流轉(zhuǎn)換器的卓越之選 在電子工程師的日常設(shè)計工作中，準確測量交流信號的有效值至關(guān)重要。而ADI公司的AD636低電平真有
使用CYUSB3014作為同步從設(shè)備FIFO，什么情況會導致FLAG跌至低電平而無法恢復正常呢？
我的客戶使用 CYUSB3014 作為同步從設(shè)備 FIFO。
當同步從 FIFO 中傳輸特定數(shù)量的圖像數(shù)據(jù)時，F(xiàn)LAG 保持低電平。
對此，什么情況會導致FLAG跌至低電平而無法恢復正常呢？ 另外，應該去哪里檢查
發(fā)表于 05-12 06:09
ATV310A變頻器如何低電平觸發(fā)反轉(zhuǎn)？
ATV310A變頻器作為施耐德電氣推出的一款高性能變頻調(diào)速器，在工業(yè)自動化領(lǐng)域得到了廣泛應用。在實際應用中，有時需要變頻器驅(qū)動電機實現(xiàn)反轉(zhuǎn)操作，而ATV310A變頻器提供了低電平觸發(fā)反轉(zhuǎn)的功能，使得
TPS3823 低電平，推挽式，電壓監(jiān)控器（復位IC），帶1.6秒看門狗和手動復位數(shù)據(jù)手冊
VIT?，電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài)（高），以確保系統(tǒng)正確復位。延遲時間 td 在 VDD 上升到閾值電壓 （VIT? + VHYS） 以上后開始。當電源電壓降至閾值電壓 VIT? 以下時，輸出再次變?yōu)?b class='flag-5'>有效
TPS3820 低電平，推挽式，電壓監(jiān)控器（復位IC），帶0.2秒看門狗和手動復位數(shù)據(jù)手冊
VIT?，電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài)（高），以確保系統(tǒng)正確復位。延遲時間 td 在 VDD 上升到閾值電壓 （VIT? + VHYS） 以上后開始。當電源電壓降至閾值電壓 VIT? 以下時，輸出再次變?yōu)?b class='flag-5'>有效
TPS3128 低電平，開漏，電源電壓監(jiān)控器，帶看門狗定時器和手動復位數(shù)據(jù)手冊
RESET 輸出。閾值電壓被編程到器件中，以最大限度地減少外部元件。內(nèi)置磁滯可防止誤觸發(fā)。RESET 輸出對于低于 0.9V 的電源電壓 （VDD） 無效。TPS312x 系列包括具有高電平有效輸出（用于在故障期間用作禁用）和低電平
TPS3824-Q1 高電平和低電平有效，汽車電壓監(jiān)控器（復位IC）帶看門狗和手動復位技術(shù)手冊
閾值電壓 VIT? 以下，電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài) （高），以驗證系統(tǒng)復位是否正確。延遲時間 td 在 VDD 上升到閾值電壓 VIT - 以上后開始。當電源電壓降至閾值電壓 VIT? 以下時，輸出再次變?yōu)?b class='flag-5'>有效
LM8364系列 具有低靜態(tài)電流和2.5%閾值精度的低電平有效監(jiān)視器數(shù)據(jù)手冊
LM8364 系列是微功率欠壓傳感電路，非常適合用于 基于電池供電的微處理器系統(tǒng)，其中延長電池壽命是關(guān)鍵 要求。
閾值電壓范圍為 2.0V 至 4.5V，低電平有效開路 drain 輸出。這些
LM8365系列 低電平有效復位IC，具有低靜態(tài)電流和可編程輸出延遲數(shù)據(jù)手冊
LM8365 器件是一款微功率欠壓感應電路，非常適合用于 基于電池供電的微處理器系統(tǒng)，其中延長電池壽命是關(guān)鍵 要求。 2.7 V 和 4.5 V 閾值電壓可用于低電平有效、漏極開路 輸出。這些器件
為什么T4240的HRESET引腳總是低電平？
，RCW_SRC也由 CPLD 控制。
（2） T4240 的 HRESET 引腳用 4.7K 電阻從外部上拉。
在調(diào)試過程中，我們遇到了一個奇怪的現(xiàn)象：HRESET_B 引腳始終保持低電平。我們進行了以下實驗來
發(fā)表于 04-04 08:10
在SPI通信中啟動SCLK之前如何減少CS低電平時間？
我正在使用 i.MX8MP SoC，并將 SPI 頻率配置為25 MHz，并正在寫入 24 位數(shù)據(jù)。但是，我觀察到 SCLK （串行時鐘）開始前大約 2.2 μs 的 CS （片選）低電平時間延長
發(fā)表于 03-24 07:33
工商網(wǎng)監(jiān)
評論