国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速PCB設計時高速信號是否需要包地處理

凡億PCB ? 來源:凡億PCB ? 作者:彭子豪 ? 2021-11-09 11:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當我們在做高速PCB設計時,很多工程師都會糾結于包地問題,那么高速信號是否需要包地處理呢?

首先,我們要明確為什么要包地?包地的作用是什么?

實際上,包地的作用就是為了減小串擾,串擾形成的機理是有害信號從一個線網轉移到相鄰線網

而串擾在PCB上是由不同網絡之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用

加入包地線是如何減少串擾的?

包地線是位于攻擊線和被攻擊線之間的隔離線,它可以有效的減少信號之間的電容,插入屏蔽地線后信號與地耦合,不在與鄰近線耦合,使線間串擾大大降低。另外包地線不僅僅只是屏蔽了電場,附件動態線上的電流也在包地線上產生了方向相反的感應電流,包地線上的感應電流產生的磁力線進一步抵消了動態線在靜態線位置處所產生的雜散磁力線。

那么,包地真的能解決所有的串擾問題嗎?

高速走線的設計跟包地沒有多大關系,真正有關系的是信號間的干擾,專業術語也叫串擾,包地只是解決串擾的其中一個手段。

包地通常解決的是容性串擾,而感性串擾是通過空間磁力轉移的,包地并不能解決感性串擾,所以包地并不能隔絕所有的串擾問題。但是如果串擾問題沒有或者說是沒影響,其實包地和不包地都可以。

因此,對于高速數字信號一般不需要進行包地,最好的辦法就是加大信號線之間的間距,在PCB設計中平行布線的間距要遵循3W規則

而當我們需要進行包地解決串擾時,需要遵循的設計規則是

*包地線要有足夠的間距

*包地線上要打足夠多的過孔,比如二十分之一的波長間隔

*鋪地不要形成天線

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4405

    文章

    23878

    瀏覽量

    424345
  • 信號
    +關注

    關注

    12

    文章

    2914

    瀏覽量

    80138

原文標題:【原創干貨】高速信號是否需要包地處理

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高速PCB工程師必看:用仿真三步法,讓鋪銅從“隱患”變“保障”

    23年PCBA一站式行業經驗PCBA加工廠家今天為大家講講在高速PCB設計中,如何通過仿真工具驗證鋪銅對信號完整性的影響。在高速PCB設計
    的頭像 發表于 02-28 09:47 ?99次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>工程師必看:用仿真三步法,讓鋪銅從“隱患”變“保障”

    高速PCB諧振威力,不容小覷

    損在窄頻帶內的跌落。 問題來了: 平面諧振腔是如何影響信號的? 關于一博: 一博科技成立于2003年3月,深圳創業板上市公司,專注于高速PCB設計、SI/PI仿真分析等技術服務,并為研發樣機及批量生產
    發表于 02-03 14:36

    時鐘線是否需要地處理

    時鐘線是否需要地處理?有沒有成熟的整改方案參考?
    發表于 11-21 06:53

    從入門到精通:PCB設計必須遵守的5大核心原則

    一站式PCBA加工廠家今天為大家講講PCB設計需要遵守的原則有哪些?PCB設計必須遵守的原則。在PCB設計中,為確保電路性能、可靠性和可制造性,需嚴格遵守以下核心原則: ?
    的頭像 發表于 11-13 09:21 ?869次閱讀

    高速PCB設計EMI避坑指南:5個實戰技巧

    高速電路PCB設計EMI方法與技巧 一、信號走線規則 屏蔽規則: 關鍵高速信號線(如時鐘線)需進行屏蔽
    的頭像 發表于 11-10 09:25 ?640次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>EMI避坑指南:5個實戰技巧

    巧用為昕貼身工具,做完美PCB設計系列二

    隨著電子設備向高速化、小型化、柔性化發展,PCB設計面臨更多挑戰——高速信號傳輸的損耗控制、剛撓結合板的柔性區域設計、大功率器件的散熱需求,以及高精度制造的細節要求,都
    的頭像 發表于 09-05 18:30 ?505次閱讀
    巧用為昕貼身工具,做完美<b class='flag-5'>PCB設計</b>系列二

    深度解讀PCB設計布局準則

    無論您是在進行高速設計,還是正在設計一塊高速PCB,良好的電路板設計實踐都有助于確保您的設計能夠按預期工作并實現批量生產。在本指南中,我們匯總了適用于大多數現代電路板的一些基本PCB設計
    的頭像 發表于 09-01 14:24 ?7458次閱讀
    深度解讀<b class='flag-5'>PCB設計</b>布局準則

    高速PCB鋪銅到底怎么鋪

    在日常PCB設計中,我們經常會看到整版大面積鋪銅,看起來既專業又美觀,好像已經成了“默認操作”。但你真的了解這樣做的后果嗎?尤其是在電源類板子和高速信號板中,鋪銅可不是越多越好,處理
    的頭像 發表于 07-24 16:25 ?3343次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>鋪銅到底怎么鋪

    高速PCB設計挑戰 Allegro Skill布線功能 自動創建match_group

    在進行高速PCB設計的過程中,常常會遇到一個挑戰,那就是高速信號的時序匹配問題。為了確保信號的同步到達,設計者
    的頭像 發表于 06-16 11:54 ?2418次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>挑戰  Allegro Skill布線功能 自動創建match_group

    PCB設計如何用電源去耦電容改善高速信號質量

    PCB設計電源去耦電容改善高速信號質量?!What?Why? How?
    的頭像 發表于 05-19 14:27 ?791次閱讀
    <b class='flag-5'>PCB設計</b>如何用電源去耦電容改善<b class='flag-5'>高速</b><b class='flag-5'>信號</b>質量

    USB示波器的高速接口測試需要哪些參數?

    在USB示波器進行高速接口測試時,需要關注的參數主要包括以下方面: 帶寬: 示波器的帶寬需至少為信號頻率的2.5倍,推薦5倍以確保信號完整性。例如,USB 2.0
    發表于 05-16 15:55

    高速PCB板的電源布線設計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進入新的時代后,這對于PCB板的設計提出了更高的要求。本文正是基于這種背景下,對高速PCB設計中最重要的環節之一一電源
    發表于 04-29 17:31

    高速PCB設計基礎篇

    基本概念 v 高速電路定義 v 電磁干擾(EMI)和 電磁兼容(EMC) v 信號完整性(signal integrity) v 反射(reflection) v 串擾(crosstalk
    發表于 04-21 15:50

    建議收藏,這31條PCB設計布線技巧

    相信大家在做PCB設計時,都會發現布線這個環節必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產成本的高低,同時還能體現出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達到最優等。本篇
    發表于 04-19 10:46

    聊聊高速PCB設計100Gbps信號的仿真

    今年開始其實我們已經圍繞100G的高速信號仿真寫了多篇文章啦,2025年高速先生第一篇文章就是和這個相關:當DEEPSEEK被問到:如何優化112GBPS信號過孔阻抗?(陳雅給鏈接),
    發表于 03-17 14:03