上篇博文：【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（User Interfaces 之 I/O Port）根據(jù)數(shù)據(jù)手冊(cè)PG007，介紹到了邏輯層接口的IO口，今天想研究下，這些端口如何使用，結(jié)合實(shí)際問題來想想這個(gè)問題。

我們知道I / O端口可以配置為兩種樣式之一：Condensed I/O or Initiator/Target.

我們考慮使用Initiator/Target方式：

這種方式的端口信號(hào)分為ireq/iresp與treq/tresp這兩對(duì)信號(hào)類型。

假如通信雙方是DSP和FPGA，DSP發(fā)數(shù)據(jù)，而FPGA收數(shù)據(jù)；

對(duì)于FPGA來說，這端為initiator，ireq為發(fā)數(shù)據(jù)請(qǐng)求信號(hào)，iresp為來自DSP的響應(yīng)信號(hào)；對(duì)于DSP發(fā)來的數(shù)據(jù)，treq為DSP發(fā)送數(shù)據(jù)的請(qǐng)求信號(hào)，而tresp為對(duì)DSP的響應(yīng)信號(hào)。

從遠(yuǎn)程設(shè)備接收的響應(yīng)在發(fā)起者響應(yīng)（iresp）信道上呈現(xiàn)給用戶設(shè)計(jì)。

下面為數(shù)據(jù)手冊(cè)上的描述：

Requests generated by the local endpoint are placed on the Initiator Request (ireq) channel to be transmitted on the link. Responses received from a remote device are presented to the user design on the Initiator Response (iresp) channel.

Requests originating from a remote device which are received by the core are presented to the user design on the Target Request (treq) channel. Responses to these requests, which are generated by the user design, are placed on the Target Response (tresp) channel.

意思是本地設(shè)備的請(qǐng)求信號(hào)在ireq channel上，對(duì)應(yīng)的遠(yuǎn)程設(shè)備的響應(yīng)在iresp channel上。

而遠(yuǎn)程設(shè)備的請(qǐng)求在treq上，對(duì)應(yīng)的本地響應(yīng)在tresp上。

Table 2-5 shows the signals associated with the Initiator/Target port. At the level, the following signals are associated with these interfaces:

? s_axis_ireq* are associated with INITIATOR_IREQ.

? m_axis_iresp* are associated with INITIATOR_IRESP.

? m_axis_treq* are associated with TARGET_TREQ.

? s_axis_tresp* are associated with TARGET_TRESP.

從treq/tresp信號(hào)開始：（treq從DSP發(fā)起的請(qǐng)求信號(hào)，F(xiàn)PGA端收到數(shù)據(jù)后，就從treq中提取有用信息）

m_axis_treq_tvalid 表明數(shù)據(jù)有效；（輸出）

m_axis_treq_tready 握手信號(hào)。表明來自源端的數(shù)據(jù)被接收；（輸入）

m_axis_treq_tdata[63:0] 包頭和數(shù)據(jù)；（數(shù)據(jù)）

m_axis_treq_tkeep[7:0]

字節(jié)限定符，指示相關(guān)聯(lián)的數(shù)據(jù)字節(jié)的內(nèi)容是否有效。如果端口配置為使用HELLO格式，則這與8'hFF相關(guān)聯(lián)。對(duì)于配置為使用SRIO Stream格式的端口，此輸出設(shè)置為8'hFF，除非設(shè)置了tlast。

位7對(duì)應(yīng)于數(shù)據(jù)的最高有效字節(jié)（tdata [63:56]），位0對(duì)應(yīng)于最低有效字節(jié)（tdata [7：0]）。（輸出）

m_axis_treq_tlast 表示數(shù)據(jù)包的最后一拍。（輸出）

m_axis_treq_tuser[31:0] （輸出）

HELLO格式：在數(shù)據(jù)包的第一拍時(shí)有效，該信號(hào)由數(shù)據(jù)包的源ID（31:16）和目標(biāo)ID（15：0）組成。如果使用8位設(shè)備ID，則每個(gè)ID的最高有效字節(jié)應(yīng)填充0。

SRIO流格式：在此格式中，tuser只有8位寬。如果設(shè)置了數(shù)據(jù)包的關(guān)鍵請(qǐng)求流（CRF）標(biāo)志，則設(shè)置位1。

所有其他位都保留。在數(shù)據(jù)包中的后續(xù)節(jié)拍中，保留此字段。

對(duì)于其他的信號(hào)就不一一贅述了。

對(duì)于特定應(yīng)用中，例如FPGA接收來自DSP的數(shù)據(jù)，F(xiàn)PGA接收端RX的串行數(shù)據(jù)，最終到達(dá)邏輯層會(huì)以treq形式給出。我們對(duì)此消息進(jìn)行處理即可。

責(zé)任編輯：haq