国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

FPGA之家 ? 來源:數字ICer ? 作者:數字ICer ? 2021-07-27 09:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真

Icarus Verilog

Icarus Verilog極其小巧,支持全平臺Windows+Linux+MacOS,并且源代碼開源。通過tb文件可以生成對應的仿真波形數據文件,通過GTKWave可以查看仿真波形圖,支持將Verilog轉換為VHDL文件。

1.安裝iverilog:

sudo apt-get install iverilog

16b4030c-e10c-11eb-9e57-12bb97331649.png

安裝完成查看版本

iverilog -v

16becfbc-e10c-11eb-9e57-12bb97331649.png

2.安裝gtkwave:

sudo apt-get install gtkwave

16dc2bac-e10c-11eb-9e57-12bb97331649.png

安裝完成查看版本

gtkwave -v

16e89fcc-e10c-11eb-9e57-12bb97331649.png

Tb中添加

16f67e26-e10c-11eb-9e57-12bb97331649.png

3.編譯:

進入文件目錄,輸入命令:

iverilog *.v

170039de-e10c-11eb-9e57-12bb97331649.png

編譯完成出現.out文件

172cf410-e10c-11eb-9e57-12bb97331649.png

生成.vcd文件

vpp a.out

173bbcfc-e10c-11eb-9e57-12bb97331649.png

執行后產生的文件如下:

17447cc0-e10c-11eb-9e57-12bb97331649.png

4.用GTKWave打開VCD文件:

gtkwave glitch.vcd

175038e4-e10c-11eb-9e57-12bb97331649.png

執行完成后,彈出界面

添加波形的時候卡死

glitch.vcd文件太大???

17ec8f28-e10c-11eb-9e57-12bb97331649.png

解決:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導致崩潰。所以最好之前用lxt或將vcd轉化為lxt格式。lxt格式是gtkwave的專用格式。

cp glitch.vcd glitch.lxt

18151416-e10c-11eb-9e57-12bb97331649.png

添加波形

182e8248-e10c-11eb-9e57-12bb97331649.png

5.Verilog轉換為VHDL

將glitch.v文件轉換為VHDL文件glitch.vhd

iverilog -tvhdl -o glitch.vhd glitch.v

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 仿真
    +關注

    關注

    54

    文章

    4466

    瀏覽量

    138069

原文標題:開源verilog仿真工具iverilog+GTKWave初體驗

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    一文詳解SystemC仿真庫的編譯

    AMD Vivado 設計套件以文件和庫的形式提供仿真模型。仿真庫包含器件和 IP 的行為和時序模型。編譯后的庫可供多個設計項目使用。用戶必須在設計
    的頭像 發表于 12-12 15:08 ?4750次閱讀
    一文詳解SystemC<b class='flag-5'>仿真</b>庫的<b class='flag-5'>編譯</b>

    請問測試用例.verilog文件是怎么生成的呢?

    仿真時可以通過添加.verilog文件,直接讀入ITCM中,從而在仿真時我們就可以知道處理器的運行結果,例如打印hello_world字樣。
    發表于 11-11 07:56

    請問verilog文件開頭部分的@00080000是什么意思?

    請問verilog文件開頭部分的@00080000是什么意思??
    發表于 11-06 08:10

    利用 NucleiStudio IDE 和 vivado 進行軟硬件聯合仿真

    ;${BuildArtifactFileBaseName}.verilog"; 使編譯之后能生成.verilog文件。 4.編譯
    發表于 11-05 13:56

    使用NucleiStudio生成tb仿真需要的.verilog文件

    打開仿真頂層文件tb_top.v,存放在ITCM模塊里面的指令是通過readmemh函數讀入.verilog文件實現的: 下面通過對NucleiStudio IDE
    發表于 11-05 07:07

    Hbirdv2在vivado2018.3上的仿真工作

    可以在官方給的文件中獲得實例.verilog文件,如果我們想要仿真自己C程序編譯出來的對應.verilo
    發表于 10-31 08:43

    e203移植開發分享(二)——仿真文件簡述與itcm固化程序

    可以在makefile中設置自己想要仿真的testcase,這里使用的rv32ui-p-add.verilog,這里我們把的這個文件復制的上次分享建立的文件testcase中,讀取
    發表于 10-27 06:04

    在Ubuntu上安裝iverilog 12.0方法

    autoconf automake gperf libtool bison flex libreadline-dev pkg-config gtkwave 3、從Icarus Verilog項目
    發表于 10-24 12:24

    NucleiStudio如何生成.verilog文件和.dasm文件,以及對.dasm文件中自定義指令反匯編結果分析

    硬件設計需要.verilog文件運行加NICE后的tb仿真、軟件組需要.dasm確定自定義指令有無被正確
    發表于 10-24 06:33

    Nucleistudio+Vivado協同仿真教程

    編譯完成后,我們會在工程目錄下發現生成了.verilog文件,此即為我們仿真需用到的文件,可以將改
    發表于 10-23 06:22

    Linux使用coremark程序進行vcs仿真的注意事項

    coremark.h中額外定義CFG_SIMULATION,使得該程序執行的輪數iteration=2加快仿真速度: 修改完c程序后,我們需要對其進行重新編譯,在上述終端中執行ma
    發表于 10-20 09:02

    verilog模塊的調用、任務和函數

    在做模塊劃分時,通常會出現這種情形,某個大的模塊中包含了一個或多個功能子模塊,verilog是通過模塊調用或稱為模塊實例化的方式實現這些子模塊與高層模塊的連接的.
    的頭像 發表于 05-03 10:29 ?1535次閱讀
    <b class='flag-5'>verilog</b>模塊的調用、任務和函數

    FPGA Verilog HDL語法之編譯預處理

    的語句)。Verilog HDL編譯系統通常先對這些特殊的命令進行“預處理”,然后將預處理的結果和源程序一起在進行通常的編譯處理。
    的頭像 發表于 03-27 13:30 ?1369次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之<b class='flag-5'>編譯</b>預處理

    Verilog中signed和$signed()的用法

    1、在verilog中有時會用signed修飾符修飾定義的數據,運算的時候也會用$signed()任務強制轉換數據,那么signed的修飾是為什么呢,是為了區分有符號數和無符號數的加法和乘法
    的頭像 發表于 02-17 17:47 ?1445次閱讀
    <b class='flag-5'>Verilog</b>中signed和$signed()的用法

    淺談Verilog和VHDL的區別

    Verilog和VHDL是兩種廣泛使用的硬件描述語言(HDL),它們用于描述和模擬數字電路系統的行為和結構。這兩種語言的主要作用是幫助工程師設計、仿真和驗證集成電路(IC)和系統級芯片(SoC)中的硬件模塊。
    的頭像 發表于 02-17 14:20 ?3259次閱讀
    淺談<b class='flag-5'>Verilog</b>和VHDL的區別