作為半導體晶圓清洗技術國際會議，由美國電化學會（ECS）主辦的“International Synmposium on Semiconductor Cleaning Science and technology （SCST）”和比利時imec主辦的“International Symposium on Ultra Clean Processing of Semiconductor Surfaces （UCPSS）是著名的半導體清洗技術的正式學術活動。

相比之下，由美國私人技術咨詢公司Linx Consulting主辦的Surface Preparation and Cleaning Conference（SPCC）每年在美國俄勒岡州舉行。此前，Sematech 是美國半導體制造強化研究機構的一部分，是半導體行業信息收集活動的一部分，但隨著該研究機構的解散，該機構由 Linx Consulting 接管和運營，不是學術活動。今年，該活動照常舉行了。

清潔過程的數量和未來的預測數量

SPCC 2021 的主旨演講由半導體技術趨勢研究公司 IC Knowledge 就高級 DRAM、NAND 和邏輯器件的未來小型化趨勢發表演講。圖 1 是這三種器件制造過程中清洗步驟數的過去和未來趨勢。

關于DRAM清洗，隨著微細化進行到1x-nm（可能19/18-nm）、1y-nm（同17/16-nm）、1z-nm（同15nm），清洗工序數增加超過200個，1+-nm（14-nm）及以后，代替使用浸沒ArF光刻（光刻 - 蝕刻 - 重復清洗）的多圖案化，由于采用EUV光刻的單圖案化，清洗步驟減少。然而，在1μ-nm及更高版本，由于必須采用EUV光刻的雙圖案，清洗步驟的數量預計將增加。

在DRAM清洗中，晶圓背面和斜面清洗的步驟數量最大，電阻剝離后清洗，CMP后清洗是僅次于此的。值得一提的是，從1x-nm開始，SCCO2（超臨界二氧化碳）用于高縱橫比圓柱形電容器的清洗和干燥。為了防止圖案坍塌，使用不產生表面張力的超臨界流體。

3D NAND 的清洗，以三星的 V-NAND 工藝為例，清洗步驟直到 128 層，160 層為80 層兩級重疊結構，276 層為 96 層三級重疊結構，清洗步驟不斷增加。368層為96層4級，512層為128層4級重疊結構，清洗步驟數超過250步。在 NAND 清洗步驟中，未來，背面、斜面和 CMP 后清潔呈上升趨勢。

以臺積電的技術節點為例，邏輯器件的清洗，但隨著小型化的進展，清洗次數增加，從5nm的EUV光刻全面引入，ArF多圖案化在關鍵層被更改為EUV單圖案化，清洗步驟減少。然而，在1.5nm及更高版本，由于EUV被迫采用雙圖案，清洗過程增加。在邏輯器件的清洗中，與其他器件一樣，背面和斜面清洗最為多，但多層布線結構的BEOL清洗次數明顯多于內存過程。

清洗過程是所有工藝中出現最多的過程，今后將進一步增加。這是防止半導體器件產量下降的關鍵過程。

在SPCC 2021中，日本進行了三次在線演講。

晶圓蝕刻中溶解氧的連續監測（Horib場高級技術）

SiGe 通道門全周結構中的選擇性 Si 蝕刻（三菱化學/比利時 imec）

濕洗中的晶圓干燥問題（東京電子）

東京電子預計，在DRAM之后，超臨界流體清洗和干燥將用于NAND和尖端邏輯（參見圖2）。自 2010 年代中期以來，三星將其子公司 SEMES 的多葉超臨界清洗和干燥設備引入 DRAM 量產。

在SPCC 2021中，imec給出的蝕刻Ru是一種新布線材料，并宣布在未來半導體工藝中蝕刻和隨后的清洗，如叉片的各向異性蝕刻的下一代晶體管。

編輯：jq