原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。
適用于板卡型號:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
實(shí)驗(yàn)Vivado工程為“rs232_test”。
本章采用AN3485模塊的RS232電路實(shí)現(xiàn)UART數(shù)據(jù)傳輸。
1.模塊介紹
AN3845模塊專門為工業(yè)現(xiàn)場應(yīng)用設(shè)計(jì)的RS232/485/422通信模塊。它包含一路RS232接口,2路RS485和2路RS422通信接口。配合開發(fā)板實(shí)現(xiàn)RS232、485和422的數(shù)據(jù)遠(yuǎn)程傳輸和通信。RS232、485和422接口分別采用MAX3232、MAX3485和MAX3490芯片作為電平轉(zhuǎn)換芯片。模塊留有一個(gè)40針的排母用于連接開發(fā)板,RS232接口為一個(gè)標(biāo)準(zhǔn)的DB9串口公座,通過串口線直接連接電腦或者其他設(shè)備; RS485和RS422接口采用接線端子跟外部連接,超遠(yuǎn)距離傳輸可達(dá)上千米,另外RS485和RS422接口部分帶有正負(fù)15KV的ESD防護(hù)功能。
AN3845模塊實(shí)物照片如下:
AN3845通信模塊正面圖
1.1 模塊參數(shù)說明
以下為AN3485通信模塊的詳細(xì)參數(shù):
RS232接口
-
-
一路標(biāo)準(zhǔn)的DB9公座串行接口;
-
使用MAX3232作為RS232和 TTL電平的轉(zhuǎn)換;
-
傳輸率高達(dá)120Kbps數(shù)據(jù)通訊速率
-
RS485接口
RS422接口
-
-
兩路RS422接口,采用5線的接線端子;
-
使用MAX3490作為RS422和TTL的電平轉(zhuǎn)換;
-
工業(yè)級設(shè)計(jì),抗干擾能力超強(qiáng),同時(shí)采用有效的防雷設(shè)計(jì);
-
具有120歐匹配電阻,插上跳線帽即可使能匹配電阻,長距離傳輸時(shí)建議短接。
-
支持多機(jī)通訊,允許接在最多128個(gè)設(shè)備的總線上
-
傳輸率高達(dá)500Kbps數(shù)據(jù)通訊速率。
-
1.2 模塊功能說明
AN3485模塊的RS232接口采用MAX3232芯片實(shí)現(xiàn)RS232和+3.3V TTL電平的轉(zhuǎn)換。TTL電平的串口接收和發(fā)送信號(RXD, TXD)連接到40針的連接器上跟外面的FPGA芯片或者ARM芯片實(shí)現(xiàn)串口通信。RS232串口通信的最高速度為120kbps,RS232接口的原理設(shè)計(jì)圖如下圖所示。

2. 程序設(shè)計(jì)
本文所述的串口指異步串行通信,異步串行是指UART(Universal Asynchronous Receiver/Transmitter),通用異步接收/發(fā)送。本實(shí)驗(yàn)程序設(shè)計(jì)為每秒鐘向串口發(fā)送”HELLO ALINX”,如果收到RXD接收的數(shù)據(jù),再把接收的數(shù)據(jù)發(fā)送出去,實(shí)現(xiàn)回環(huán)的功能。

2.1 異步串口通信協(xié)議
消息幀從一個(gè)低位起始位開始,后面是7個(gè)或8個(gè)數(shù)據(jù)位,一個(gè)可用的奇偶位和一個(gè)或幾個(gè)高位停止位。接收器發(fā)現(xiàn)開始位時(shí)它就知道數(shù)據(jù)準(zhǔn)備發(fā)送,并嘗試與發(fā)送器時(shí)鐘頻率同步。如果選擇了奇偶校驗(yàn),UART就在數(shù)據(jù)位后面加上奇偶位。奇偶位可用來幫助錯(cuò)誤校驗(yàn)。在接收過程中,UART從消息幀中去掉起始位和結(jié)束位,對進(jìn)來的字節(jié)進(jìn)行奇偶校驗(yàn),并將數(shù)據(jù)字節(jié)從串行轉(zhuǎn)換成并行。UART 傳輸時(shí)序如下圖所示:

從波形上可以看出起始位是低電平,停止位和空閑位都是高電平,也就是說沒有數(shù)據(jù)傳輸時(shí)是高電平,利用這個(gè)特點(diǎn)我們可以準(zhǔn)確接收數(shù)據(jù),當(dāng)一個(gè)下降沿事件發(fā)生時(shí),我們認(rèn)為將進(jìn)行一次數(shù)據(jù)傳輸。
2.2 波特率
常見的串口通信波特率有2400 、9600、115200等,發(fā)送和接收波特率必須保持一致才能正確通信。波特率是指1秒最大傳輸?shù)臄?shù)據(jù)位數(shù),包括起始位、數(shù)據(jù)位、校驗(yàn)位、停止位。假如通信波特率設(shè)定為9600,那么一個(gè)數(shù)據(jù)位的時(shí)間長度是1/9600秒,本實(shí)驗(yàn)中的波特率由50MHz時(shí)鐘產(chǎn)生。
2.3 接收模塊設(shè)計(jì)
串口接收模塊uart_rx是個(gè)參數(shù)化可配置模塊,參數(shù)“CLK_FRE”定義接收模塊的系統(tǒng)時(shí)鐘頻率,單位是Mhz,參數(shù)“BAUD_RATE”是波特率。接收狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換圖如下:

“S_IDLE”狀態(tài)為空閑狀態(tài),上電后進(jìn)入“S_IDLE”,如果信號“rx_pin”有下降沿,我們認(rèn)為是串口的起始位,進(jìn)入狀態(tài)“S_START”,等一個(gè)BIT時(shí)間起始位結(jié)束后進(jìn)入數(shù)據(jù)位接收狀態(tài)“S_REC_BYTE”,本實(shí)驗(yàn)中數(shù)據(jù)位設(shè)計(jì)是8位,接收完成以后進(jìn)入“S_STOP”狀態(tài),在“S_STOP”沒有等待一個(gè)BIT周期,只等待了半個(gè)BIT時(shí)間,這是因?yàn)槿绻却艘粋€(gè)周期,有可能會錯(cuò)過下一個(gè)數(shù)據(jù)的起始位判斷,最后進(jìn)入“S_DATA”狀態(tài),將接收到的數(shù)據(jù)送到其他模塊。在這個(gè)模塊我們提一點(diǎn):為了滿足采樣定理,在接受數(shù)據(jù)時(shí)每個(gè)數(shù)據(jù)都在波特率計(jì)數(shù)器的時(shí)間中點(diǎn)進(jìn)行采樣,以避免數(shù)據(jù)出錯(cuò)的情況:
//receiveserialdatabitdataalways@(posedgeclkornegedgerst_n)begin if(rst_n==1'b0) rx_bits<=8'd0; elseif(state?==?S_REC_BYTE?&&?cycle_cnt?==?CYCLE/2-1) rx_bits[bit_cnt]<=?rx_pin; else rx_bits?<=?rx_bits;end
注意:本實(shí)驗(yàn)沒有設(shè)計(jì)奇偶校驗(yàn)位。
| 信號名稱 | 方向 | 寬度(bit) | 說明 |
| clk | in | 1 | 系統(tǒng)時(shí)鐘 |
| rst_n | in | 1 | 異步復(fù)位,低電平復(fù)位 |
| rx_data | out | 8 | 接收到的串口數(shù)據(jù)(8位數(shù)據(jù)) |
| rx_data_valid | out | 1 | 接收到的串口數(shù)據(jù)有效(高有效) |
| rx_data_ready | in | 1 | 表示用戶可以從接收模塊接收數(shù)據(jù),當(dāng)rx_data_ready和rx_data_valid都為高時(shí)數(shù)據(jù)送出 |
| rx_pin | in | 1 | 串口接收數(shù)據(jù)輸入 |
串口接收模塊uart_rx端口
2.4 發(fā)送模塊設(shè)計(jì)
發(fā)送模塊uart_tx設(shè)計(jì)和接收模塊相似,也是使用狀態(tài)機(jī),狀態(tài)轉(zhuǎn)換圖如下:

上電后進(jìn)入“S_IDLE”空閑狀態(tài),如果有發(fā)送請求,進(jìn)入發(fā)送起始位狀態(tài)“S_START”,起始位發(fā)送完成后進(jìn)入發(fā)送數(shù)據(jù)位狀態(tài)“S_SEND_BYTE”,數(shù)據(jù)位發(fā)送完成后進(jìn)入發(fā)送停止位狀態(tài)“S_STOP”,停止位發(fā)送完成后又進(jìn)入空閑狀態(tài)。在數(shù)據(jù)發(fā)送模塊中,從頂層模塊寫入的數(shù)據(jù)直接傳遞給寄存器‘tx_reg’,并通過‘tx_reg’寄存器模擬串口傳輸協(xié)議在狀態(tài)機(jī)的條件轉(zhuǎn)換下進(jìn)行數(shù)據(jù)傳送:
always@(posedgeclkornegedgerst_n)begin if(rst_n==1'b0) tx_reg<=1'b1; else case(state) S_IDLE,S_STOP: tx_reg?<=1'b1; S_START: tx_reg?<=1'b0; S_SEND_BYTE: tx_reg?<=?tx_data_latch[bit_cnt]; default: tx_reg?<=1'b1; endcaseend
| 信號名稱 | 方向 | 寬度(bit) | 說明 |
| clk | in | 1 | 系統(tǒng)時(shí)鐘 |
| rst_n | in | 1 | 異步復(fù)位,低電平復(fù)位 |
| tx_data | in | 8 | 要發(fā)送的串口數(shù)據(jù)(8位數(shù)據(jù)) |
| tx_data_valid | in | 1 | 發(fā)送的串口數(shù)據(jù)有效(高有效) |
| tx_data_ready | out | 1 | 發(fā)送模塊已準(zhǔn)備好發(fā)送數(shù)據(jù),用戶可將tx_data_valid信號拉高發(fā)送數(shù)據(jù)給發(fā)送模塊。當(dāng)tx_data_ready和tx_data_valid都為高時(shí)數(shù)據(jù)被發(fā)送 |
| tx_pin | out | 1 | 串口發(fā)送數(shù)據(jù)發(fā)送 |
串口發(fā)送模塊uart_tx端口
2.5 波特率的產(chǎn)生
在發(fā)送和接收模塊中,聲明了參數(shù)CYCLE,也就是UART一個(gè)周期的計(jì)數(shù)值,當(dāng)然計(jì)數(shù)是在50MHz時(shí)鐘下進(jìn)行的。用戶只要設(shè)定好CLK_FRE和BAUD_RATE這兩個(gè)參數(shù)即可。

測試程序
測試程序設(shè)計(jì)FPGA為1秒向串口發(fā)送一次“HELLO ALINX\r\n”,不發(fā)送期間,如果接受到串口數(shù)據(jù),直接把接收到的數(shù)據(jù)送到發(fā)送模塊再返回。“\r\n”,在這里和C語言中表示一致,都是回車換行。
測試程序分別例化了發(fā)送模塊和接收模塊,同時(shí)將參數(shù)傳遞進(jìn)去,波特率設(shè)置為115200。
always@(posedgesys_clkornegedgerst_n)begin if(rst_n==1'b0) begin wait_cnt<=32'd0; tx_data?<=8'd0; state?<=?IDLE; tx_cnt?<=8'd0; tx_data_valid?<=1'b0; end else case(state) IDLE: state?<=?SEND; SEND: begin wait_cnt?<=32'd0; tx_data?<=?tx_str; if(tx_data_valid?==1'b1&&?tx_data_ready?==1'b1&&?tx_cnt?<8'd12)//Send?12?bytes?data begin tx_cnt?<=?tx_cnt?+8'd1;//Send?data?counter end elseif(tx_data_valid?&&?tx_data_ready)//last?byte?sent?is?complete begin tx_cnt?<=8'd0; tx_data_valid?<=1'b0; state?<=?WAIT; end elseif(~tx_data_valid) begin tx_data_valid?<=1'b1; end end WAIT: begin wait_cnt?<=?wait_cnt?+32'd1; if(rx_data_valid?==1'b1) begin tx_data_valid?<=1'b1; tx_data?<=?rx_data;//?send?uart?received?data end elseif(tx_data_valid?&&?tx_data_ready) begin tx_data_valid?<=1'b0; end elseif(wait_cnt?>=CLK_FRE*1000000)//waitfor1second state<=?SEND; end default: state?<=?IDLE; endcaseend//combinational?logic//Send?"HELLO?ALINX\r\n"always@(*)begin case(tx_cnt) 8'd0:??tx_str?<="H"; 8'd1:??tx_str?<="E"; 8'd2:??tx_str?<="L"; 8'd3:??tx_str?<="L"; 8'd4:??tx_str?<="O"; 8'd5:??tx_str?<="?"; 8'd6:??tx_str?<="A"; 8'd7:??tx_str?<="L"; 8'd8:??tx_str?<="I"; 8'd9:??tx_str?<="N"; 8'd10:??tx_str?<="X"; 8'd11:??tx_str?<="\r"; 8'd12:??tx_str?<="\n"; default:tx_str?<=8'd0; endcaseenduart_rx#(.CLK_FRE(CLK_FRE),.BAUD_RATE(115200))?uart_rx_inst(.clk????????????????????????(sys_clk??????????????????),.rst_n??????????????????????(rst_n????????????????????),.rx_data????????????????????(rx_data??????????????????),.rx_data_valid??????????????(rx_data_valid????????????),.rx_data_ready??????????????(rx_data_ready????????????),.rx_pin?????????????????????(uart_rx??????????????????));uart_tx#(.CLK_FRE(CLK_FRE),.BAUD_RATE(115200))?uart_tx_inst(.clk????????????????????????(sys_clk??????????????????),.rst_n??????????????????????(rst_n????????????????????),.tx_data????????????????????(tx_data??????????????????),.tx_data_valid??????????????(tx_data_valid????????????),.tx_data_ready??????????????(tx_data_ready????????????),.tx_pin?????????????????????(uart_tx??????????????????));
3. 仿真
這里我們添加了一個(gè)串口接收的激勵(lì)程序vtf_uart_test.v文件,用來仿真uart串口接收。這里向串口模塊的uart_rx發(fā)送0xa3的數(shù)據(jù), 每位的數(shù)據(jù)按115200的波特率發(fā)送,1位起始位,8位數(shù)據(jù)位和1位停止位。

仿真的結(jié)果如下,當(dāng)程序接收到8位數(shù)據(jù)的時(shí)候,rx_data_valid有效,rx_data[7:0]的數(shù)據(jù)位a3。

實(shí)驗(yàn)測試
將AN3485模塊插到J11擴(kuò)展口上,這里使用了USB轉(zhuǎn)RS232/RS485/RS422的設(shè)備,由于很多電腦都沒有9針的串行接口,我們通過串口線與USB轉(zhuǎn)串口設(shè)備連接,再通過USB連接到電腦上。如果電腦有串口的話,可以直接連接串口。
在設(shè)備管理器中找到串口號”COM5”

打開串口調(diào)試,端口選擇“COM5”(根據(jù)自己情況選擇),波特率設(shè)置115200,檢驗(yàn)位選None,數(shù)據(jù)位選8,停止位選1,然后點(diǎn)擊“打開串口”。此軟件在例程文件夾下。

打開串口以后,每秒可收到“HELLO ALINX”,在發(fā)送區(qū)輸入框輸入要發(fā)送的文字,點(diǎn)擊“手動發(fā)送”,可以看到接收到自己發(fā)送的字符。

-
FPGA
+關(guān)注
關(guān)注
1660文章
22408瀏覽量
636219 -
RS232
+關(guān)注
關(guān)注
13文章
876瀏覽量
98286 -
uart
+關(guān)注
關(guān)注
22文章
1314瀏覽量
106634 -
Zynq
+關(guān)注
關(guān)注
10文章
630瀏覽量
49447 -
MPSoC
+關(guān)注
關(guān)注
0文章
203瀏覽量
25171
發(fā)布評論請先 登錄
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章RS422實(shí)驗(yàn)
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞
Zynq UltraScale+ MPSoC的發(fā)售消息
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十二章 RS422實(shí)驗(yàn)
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章 RS232實(shí)驗(yàn)
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享
ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計(jì)
Zynq UltraScale+ MPSoC中的隔離方法
Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例
Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232實(shí)驗(yàn)
評論