1、主要目的

1.1、規范PCB的設計流程。

1.2、保證PCB設計質量和提高設計效率。

1.3、提高PCB設計的可生產性、可測試性、可維護性。

2、適用范圍

適用于所有PCB設計人員。

3、PCB設計前準備

3.1、準確無誤的原理圖包括電子檔和書面說明文件。

3.2、正式BOM表。對于封裝庫中沒有的元件硬件工程師應提供元件的數據資料或實物，并指定引腳的定義順序。

3.3、提供PCB大致布局圖或重要單元、核心電路擺放位置。提供PCB結構圖，應標明PCB外形、安裝孔、定位元件、禁布區等相關信息。

3.4、要求說明

3.4.1、設計要求說明

a)標明1A以上大電流元件、網絡。
b)標明模擬小信號等易被干擾信號。
c)標明重要的時鐘信號、差分信號以及高速數字信號。
d)標明其它特殊要求的信號。
e)標明強電弱電電路。

3.4.2、PCB特殊要求說明：

a)差分布線、需屏蔽網絡、特性阻抗網絡、等延時網絡等。
b)特殊元件的禁止布線區、錫膏偏移、阻焊開窗以及其它結構的特殊要求。

3.5、仔細閱讀原理圖，了解電路架構，理解電路的工作條件。

3.6、與硬件工程師充分交流的基礎上，確認PCB中關鍵的網絡，了解特殊元件的設計要求。

4、設計流程

4.1、創建網絡表

4.1.1.網絡表是原理圖與PCB的接口文件，PCB設計人員應根據所用的原理圖和PCB設計工具的特性，選用正確的網絡表格式，創建符合要求的網絡表。

4.1.2.創建網絡表的過程中，應根據原理圖設計工具的特性，積極協助原理圖設計者排除錯誤。保證網絡表的正確性和完整性。

4.1.3.確定器件的封裝（PCB FOOTPRINT

4.2、建立PCB板框

4.2.1.根據PCB結構圖，或相應的模板建立PCB文件，包括安裝孔、禁布區等相關信息。

4.2.2.尺寸標注。在鉆孔層中應標明PCB的精確外形尺寸，且不可以形成封閉尺寸標注。

4.3、載入網絡表

載入網表并排除所有載入問題，直到沒有任何錯誤信息提示，才可以確認載入無誤。

4.4、設置規則

關于設計規則（Design Rules）設置的詳細說明，可參考有關PROTEL的使用說明。對于一般設置，可采用PROTEL默認設置即可。關于最小線寬、最小間隙、最小孔徑等參數的設置，與PCB板的加工廠家的加工水平有關，設計人員必須了解PCB加工商常用的推薦設置如下：

4.4.1.布線層設置：有特殊要求的，經過批準可以采用4層板，一般情況盡量使用雙面板。相鄰布線層的走線方向應該相互垂直。

4.4.2.布局格點設置：推薦50mil；

4.4.3.布線格點設置：推薦25mil；

4.4.4.最小線寬設置：一般電路推薦12mil，密度較高的電路推薦10mil，不小于7mil；

4.4.5.最小間隙設置：一般電路推薦12mil，密度較高的電路推薦10mil，不小于7mil；

4.4.6.焊盤設置：焊盤設計要考慮到兩個方面因素：首先要考慮可加工性，方便元件插裝及焊接；其次要考慮焊盤強度，防止焊盤受熱受力脫落。一般元件焊盤，推薦外徑：62mil，不小于50mil；推薦孔徑：32mil；特殊元件焊盤，根據元件引腳的實際大小設定，以元件引腳方便插入為原則。

4.4.7.過孔設置：一般電路推薦外徑：40mil，推薦孔徑：28mil。

4.5、元件布局

4.5.1.首先要確定參考點。

一般參考點都設置在左邊和底邊的邊框線的交點（或延長線的交點）上或印制板的插件的第一個焊盤。

4.5.2.一但參考點確定以后，元件布局、布線均以此參考點為準，布局推薦使用25MIL網格。

4.5.3.根據要求先將所有有定位要求的元件固定并鎖定。

4.5.4.布局的基本原則

a)布局的首要原則是保證布線的布通率，移動器件時注意飛線的連接，把有連線關系的器件放在一起，總的連線盡可能的短，關鍵信號線最短。
b)遵循先難后易、先大后小的原則。
c)放置器件時要考慮以后的焊接，不要太密集。
d)強信號、弱信號要完全分開。
e)高壓元件和低壓元件間隔要充分。
f)高頻元件間隔要充分。
g)數字器件和模擬器件要分開，盡量遠離。

4.5.5相同結構電路部分應盡可能采取對稱布局。

4.5.6按照均勻分布、重心平衡、版面美觀的標準來優化布局。

4.5.7同類型的元件應該在X或Y方向上一致。同一類型的有極性（方向性）分立元件也要力爭在X或Y方向上一致，以便于生產和調試。

4.5.8元件的放置要便于調試和維修，大元件邊上不能放置小元件，需要調試的元件周圍應有足夠的空間，發熱元件應有足夠的空間以利于散熱，熱敏元件應遠離發熱元件。

4.5.9雙列直插元件相互的距離要大于80mil；BGA與相臨元件距離大于200mil；阻容等貼片小元件相互距離大于30mil；貼片元件焊盤外側與相臨插裝元件焊盤外側要大于80mil；壓接元件周圍200mil不可以放置插裝元器件；焊接面周圍200mil內不可以放置貼裝元件。

4.5.10集成電路的去耦電容應盡量靠近芯片的電源腳、高頻最靠近為原則。使之與電源和地之間形成回路最短。

4.5.11旁路電容應均勻分布在集成電路周圍。

4.5.12元件布局時，使用同一種電源的元件應考慮盡量放在一起，以便于將來的電源分割。

4.5.13.調整字符。

所有字符不可以覆蓋焊盤，也不可以放在元件下方，要保證裝配以后還可以清晰看到字符信息。所有字符在X或Y方向上應一致。字符、絲印大小要統一。推薦字符高度60mil,字符線寬8mil。

4.5.14.放置PCB的MARK點。

4.6、布線

4.6.1布線優先次序

關鍵信號線優先：電源、模擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先布線。

密度優先原則：從電路板上連接關系最復雜的器件著手布線。從電路板連線最密集的區域開始布線。

4.6.2自動布線

在布線質量滿足設計要求的情況下，可使用自動布線器以提高工作效率，在自動布線前為了更好地控制布線質量，一般在運行前要詳細定義布線規則，這些規則可以在軟件的圖形界面內進行定義。

4.6.3盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法，保證信號質量。
4.6.4電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。

4.6.5進行PCB設計時應該遵循的規則。

a)地線回路規則：

環路最小規則，即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關鍵信號盡量采用地線隔離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。

b)竄擾控制

串擾（CrossTalk)是指PCB上不同網絡之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用。克服串擾的主要措施是：

● 加大平行布線的間距，遵循3W規則。
● 在平行線間插入接地的隔離線。
● 減小布線層與地平面的距離。

c)屏蔽保護

對應地線回路規則，實際上也是為了盡量減小信號的回路面積，多見于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結構設計，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。

d)走線的方向控制規則：

即相鄰層的走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由于板結構限制（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平面隔離各布線層，用地信號線隔離各信號線。

e)走線的開環檢查規則：

一般不允許出現一端浮空的布線（Dangling Line),主要是為了避免產生天線效應，減少不必要的干擾輻射和接受，否則可能帶來不可預知的結果。

f)走線閉環檢查規則：

防止信號線在不同層間形成自環。在多層板設計中容易發生此類問題，自環將引起輻射干擾。

g)走線的分枝長度控制規則

盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。

h)走線的諧振規則：

主要針對高頻信號設計而言，即布線長度不得與其波長成整數倍關系，以免產生諧振現象。

i)走線長度控制規則：

即短線規則，在設計時應該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時鐘線，務必將其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據具體情況決定采用何種網絡拓撲結構。

j)倒角規則：

PCB設計中應避免產生銳角和直角，產生不必要的輻射，同時工藝性能也不好。

k)器件去藕規則：

在印制板上增加必要的去耦電容，濾除電源上的干擾信號，使電源信號穩定。在多層板中，對去耦電容的位置一般要求不太高，但對雙層板，去耦電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。

在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用，同時還要充分考慮到由于器件產生的電源噪聲對下游的器件的影響，一般來說，采用總線結構設計比較好，在設計時，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時增加一些電源濾波環路，避免產生電位差。

在高速電路設計中，能否正確地使用去耦電容，關系到整個板的穩定性。

l)器件布局分區/分層規則：

主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設在接口部分以減少布線長度，當然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點相接。

對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。

m)孤立銅區控制規則：

孤立銅區的出現，將帶來一些不可預知的問題，因此將孤立銅區與別的信號相接，有助于改善信號質量，通常是將孤立銅區接地或刪除。在實際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時對防止印制板翹曲也有一定的作用。

n)電源與地線層的完整性規則：

對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。

o)重疊電源與地線層規則：

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。

p)3W規則：

為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。

q)20H規則：

由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。

4.7、設計規則檢查（DRC）

設計完成，必須經過DRC檢查，必須無任何錯誤報告才可以。

4.8、復查

PCB設計完成，自行檢查無誤后，根據需要可以由PCB設計者或產品硬件開發人員提出PCB設計質量的評審，如果不需要組織評審組進行設計評審，可由研發經理指定硬件工程師進行復查。自行檢查或由他人復查的項目如下：

4.8.1.檢查高頻、高速、時鐘及其他脆弱信號線，是否回路面積最小、是否遠離干擾源、是否有多余的過孔和繞線、是否有垮地層分割區。

4.8.2.檢查晶體、變壓器、光藕、電源模塊下面是否有信號線穿過，應盡量避免在其下穿線，特別是晶體下面應盡量鋪設接地的銅皮。

4.8.3.檢查定位孔、定位件是否與結構圖一致，ICT定位孔、SMT定位光標是否加上并符合工藝要求。

4.8.4.檢查器件的序號是否靠近器件擺放，并且無絲印覆蓋焊盤；檢查絲印的版本號是否符合版本升級規范，并標識出。

4.8.5.報告布線完成情況是否百分之百；是否有線頭；是否有孤立的銅皮。

4.8.6.檢查電源、地的分割正確；單點共地已作處理。

4.8.7.檢查各層光繪選項正確，標注和光繪名正確；需拼板的只需鉆孔層的圖紙標注。

4.8.8.檢查電路板編號、版本號表示是否正確。

4.8.9.檢查電路板設計完成日期是否正確。

4.9、輸出

經過評審或者檢驗合格后，將PCB文件、PCB說明文檔以及制板要求（板厚、數量、周期以及特殊要求等）發給研發助理，由研發助理發給制板廠家制作電路板。

審核編輯：何安