做過(guò)layout的朋友一定會(huì)有一種這樣的感覺(jué)，串行通道恐怕是最容易設(shè)計(jì)的部分了。通道就一對(duì)差分線，芯片端串行部分信號(hào)pin的密度都相對(duì)低，出線也十分簡(jiǎn)單，最多在通道上有一對(duì)AC耦合電容，有些廠商甚至已經(jīng)將電容集成在芯片中了。

和所有的互聯(lián)結(jié)構(gòu)一樣，SERDES無(wú)非也就是輸出，輸入，與互連通道。

不過(guò)，SERDES在芯片端比一般的信號(hào)要多出一些東西。首先，需要在TX端完成將并行信號(hào)變成串行信號(hào)過(guò)程，該過(guò)程通過(guò)串行器來(lái)實(shí)現(xiàn)，將n個(gè)速率為x的并行信號(hào)，變成一個(gè)速率為n*x的串行信號(hào)，這樣在1/x的時(shí)間內(nèi)，串行信號(hào)就包含了n個(gè)信息。在這個(gè)過(guò)程中，參考時(shí)鐘的質(zhì)量就至關(guān)重要了，我想，誰(shuí)都不愿意看到在并行信號(hào)中地位相同的兩個(gè)信號(hào)，變成串行信號(hào)之后一個(gè)占150ps一個(gè)卻只有50ps了吧。

當(dāng)然，為了保證信號(hào)的直流平衡（不要有長(zhǎng)0長(zhǎng)1的出現(xiàn)）等性能，在將數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換之前，會(huì)將信號(hào)進(jìn)行編碼。在數(shù)據(jù)串化之后，會(huì)經(jīng)過(guò)預(yù)加重模塊，再出芯片，來(lái)到我們的信道上。

簡(jiǎn)單來(lái)說(shuō)TX就是一個(gè)編碼》》串化》》預(yù)加重》》輸出的過(guò)程。

而通道上，就是我們熟悉走線，過(guò)孔，連接器了。這些在之后的文章中做具體說(shuō)明。

這里還有一個(gè)容易被大家忽略的東西，就是器件的封裝。雖然很多協(xié)議對(duì)通道的要求是并不包含芯片封裝的，但是一個(gè)好的芯片封裝可以為通道增加非常多的裕量，這也是為什么很多通道性能并不是很好但是芯片工作起來(lái)非常順暢的原因之一。同樣是BGA封裝，flip chip的寄生電感是wire bonding的30%。當(dāng)然，更好的性能自然意味著更高的成本，just you know。

在串行通道的RX端，進(jìn)行著與TX相反的過(guò)程。首先經(jīng)過(guò)一個(gè)均衡器，將信號(hào)進(jìn)行均衡處理。再通過(guò)CDR（clock data recovery）將串行信號(hào)解串為并行信號(hào)。

大道至簡(jiǎn)?？墒窃谶@至簡(jiǎn)的大道背后，各位工程師們可是在編碼，均衡，封裝等地方做了非常多的努力呢。

編輯：hfy