一些經驗公式

在上面給大家展示的這張圖其實是非常有代表意義的：

這是一個1GHz的信號，上升沿大概在0.1ns左右。大家想到了什么？

是的，DDR3的時鐘信號。

五倍頻諧波合成一個波形，上升沿時間為信號周期的十分之一，符合我們一切對信號完整性的預期。

該信號五倍頻率處的這個諧波稱之為最高次有效諧波，我們前文中說的集總參數與分布參數界限的λ/20，指的就是最高次有效諧波的λ/20。所以一個1GHz的信號（注意這里說的是信號，不是正弦波），通常他的λ/20是60mil。

但是否每個波形的最高次有效諧波都是信號的五倍頻呢？并不一定，大家看下面兩幅圖：

這是兩個頻率為500MHz的信號，他們周期相等，幅值也相等，但是上升沿不一樣。很明顯，上升沿較抖的紅色信號直到9倍頻處還有較為明顯的頻率分量，而上升沿較緩的藍色信號在三倍頻以后的頻率分量就非常少了。

什么時候會出現這種狀況呢，不是說好了上升沿時間為信號周期的十分之一嗎？

由于工藝的不斷更新換代，芯片的die電容不斷減小，現在大量的100MHz信號的上升沿達到了0.2ns甚至更少，高速先生不久前就碰到過66MHz的信號反射非常嚴重的。

同樣是因為工藝的原因，按照上升沿時間為信號周期的十分之一計算的話，25Gbps信號的上升時間應為8ps，臣妾做不到啊！所以在802.3bj中，要求的25G信號的上升沿為9.6ps（20%-80%）。而在現在的高速無源鏈路上只關心到信號中心頻率的兩倍頻處，再高的頻率分量由芯片來給你保證了。

為了輔助我們得出最高次有效頻率，我們還有這些經驗公式：0.35/Tr，0.5/Tr??????其中Tr單位使用ns的話，得到的頻率為GHz，兩個公式的區別在于對最高次有效諧波定義的嚴格與否。

等等！各位看官不要走！如果您覺得這樣計算最高次有效諧波的波長再除以二十再跟傳輸線長度來進行對比來判斷是集總參數還是分布參數再去決定是否考慮傳輸線效應太麻煩的話，這里還有個最簡單的：

就是這個了，如果上升時間小于六倍的傳輸延時，我們需要考慮傳輸線效應，稱之為高速。

最后，讓我們來對比一下兩種方法算出來的分布參數與高速有何不同，拿我們最開始的DDR3的波形舉例：

上升時間Tr為100ps；

高速的臨界條件為傳輸延時為16.6ps；

16.6ps傳輸的長度為100mil；

100mil為3GHz正弦波的λ/20；

3GHz約等于使用0.35/Tr來算最高次諧波3.5GHz；

如果使用0.5/Tr來算最高次諧波的話，他的最高次諧波為5GHz；

回到文章頂部看我們最開始分享的那張圖??????

其實我們用有效頻率的二十分之波長來定義分布/集總參數與用六分之上升時間來定義高速/低速信號是完全一樣的東西啊。

路的反射

文章未動，公式先行：

inc ──入射 trans ──傳輸 refl── 反射

當信號穿越阻抗不連續的點時，會產生反射電壓與電流，從而使得分界面兩邊的電壓和電流相等（基爾霍夫定律）。
這樣就有如下公式：

其中，由歐姆定律有：

將基爾霍夫電流定律的電流用V/Z替代后：

將V_trans替換后：

由該公式我們可以得出：
反射系數

傳輸系數

在這里給大家自爆一下高速先生小時候學習過程中做過的筆記：

對于理工科來說，一些從數學上去理解問題的過程是必不可少，也是最直觀的。

高速先生也和大家一樣，學習反射都是從手算反彈圖開始的。同樣的，小高速先生 在畫出反彈圖之后曾經覺得自己懂反射了。

可是轉念一想，還是發現了很多無法理解的問題：

為什么測試時在通道中間測試到的波形有回溝，而在終端測試到的波形又是好的？

Breakout區域有一次阻抗不連續，但走出該區域之后，走線從細變寬，會增加一次反射，那是不是全程按照breakout區域走線會比較好？源端匹配電阻是不是也增加了一次反射？

是的，其實這些用一句“傳輸線很短的時候反射掩蓋在上升沿中了”就可以解釋。但是到底是怎么掩蓋在上升沿中的？

我們發現在上方的反彈圖中傳輸延時遠遠大于信號的上升時間，在計算反射時我們用的電壓實際上是信號高電平的電壓，并沒有關注上升沿過程中其他電平的狀態，但實際上的情況并不是這樣，可是如果我們如果把上升沿的狀態加入算式中，那這游戲可就沒法玩了。

編輯：hfy