基于四象限的AD633低成本模擬乘法器
01 AD633
在 Build A Loarenz Attractor 中給出了基于四象限模擬乘法器的混動電路都在方法。其中模擬乘法器是電路的核心部分。
在 MPY634U 四象限模擬乘法器 中給出了四象限模擬乘法器的性能，很奇怪的是它的輸入，輸出之間呈現了很大的非線性。
本文就低成本模擬乘法器 AD633JN （￥13.5）的基本應用特性進行初伏測試記錄。購買到的AD633的型號為AD633JN。
1.器件的基本特性
在 AD644 數據手冊 給出了它的基本工作條件。
▲ PINs Configuration and Funcadtion Descriptions
工作電壓的極限：±18V。
02 測試實驗
1.實驗電路
下面是在AD633 數據手冊上給出的乘法參考電路。
▲ 實驗電路參考電路圖
2.出現的問題
不知道為什么，當X2=Y2=0V，在X1，Y1引入+5V使得，+5V電源出現幾百毫安的灌入電流。引起器件發燙。
由于這個故障，使得下面的性能測試無法進行。
結論
實驗中出現了不可解釋的故障，所以這個芯片應用中還是存在著不確定性。
編輯：hfy
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
模擬乘法器
+關注
關注
3文章
27瀏覽量
17076 -
AD633
+關注
關注
0文章
4瀏覽量
2218
發布評論請先 登錄
相關推薦
熱點推薦
深入剖析ADL5391：高性能模擬乘法器的卓越之選
深入剖析ADL5391：高性能模擬乘法器的卓越之選 在電子工程師的設計工具箱中，模擬乘法器是實現各種復雜信號處理功能的關鍵組件。今天，我們要深入探討一款來自Analog Devices的杰出
低成本模擬乘法器AD633：特性、應用與設計指南
到各種應用場景，為大家呈現一個全面的設計指南。 文件下載： AD633.pdf 一、AD633 概述 AD633是一款功能完備的四象限模擬乘法器
超高速模擬乘法器 AD835：設計與應用全解析
超高速模擬乘法器 AD835：設計與應用全解析 大家好，在電子設計領域，模擬乘法器是一種非常重要的器件，它在信號處理、調制解調等諸多方面都有著廣泛的應用。今天，我要和大家深入探討一款高性能
深入剖析AD632：高性能四象限乘法器/除法器
深入剖析AD632：高性能四象限乘法器/除法器 在電子工程師的日常設計中，高性能的模擬信號處理芯片是不可或缺的工具。今天，我們就來詳細探討一下Analog Devices公司的AD632——一款內部
高性能四象限模擬乘法器AD734：精準與高速的完美結合
高性能四象限模擬乘法器AD734：精準與高速的完美結合 在電子設計領域，高性能模擬乘法器一直是實現復雜信號處理和精確控制的關鍵組件。今天，我們要深入探討一款功能強大的四象限
高性能模擬乘法器AD834：特點、應用與設計要點
高性能模擬乘法器AD834：特點、應用與設計要點 引言 在電子工程師的日常工作中，高性能模擬乘法器是實現各種復雜信號處理和計算的關鍵元件。AD834作為一款備受矚目的模擬乘法器，具有高帶寬、低失真等
AD532：高性能單芯片乘法器/除法器的卓越之選
AD532：高性能單芯片乘法器/除法器的卓越之選 在電子設計領域，乘法器和除法器是實現復雜運算和信號處理的關鍵組件。而AD532作為一款預微調的單芯片
高精度模擬乘法器：AD534的特性、應用與設計指南
高精度模擬乘法器：AD534的特性、應用與設計指南 各位工程師朋友們，今天我們要探討一款高性能的模擬器件——AD534，它是ADI公司推出的一款內部校準的精密IC乘法器。這款器件在模擬
E203在基于wallace樹+booth編碼的乘法器優化后的跑分結果
優化思路
E203為了實現低功耗的要求，乘法器為基于booth編碼和移位加法器結合的思路，優點是只需要一個加法器，而且該加法器還和除法器復用
發表于 10-27 07:54
改進wallance樹乘法器優化方法
首先，根據之前分享的乘法器的優缺點，我們針對17周期的乘法器進行優化，為乘法設計的專用數據通路，為了保持e203的低功耗、低面積的優點、我們仍采用基4booth算法進行部分積生成，而對于原有的17
發表于 10-23 06:37
關于E203內核高性能乘法器優化（一）
一、簡介
對于cpu各類測試程序，設計一個高性能的硬件乘法器模塊無疑是提分最快的法案，本文將從乘法算法開始，到rtl設計進行詳細的解釋說明，并附帶一部分源碼。
二、乘法算法
乘法器
發表于 10-23 06:09
蜂鳥乘法器設計分享
蜂鳥的乘法器主體設計在ALU模塊的子單元MDV模塊中，MDV模塊包括乘除法器邏輯設計，它只包含運算控制，但并不包含具體運算，它們都需要將部分積或者部分余數傳入數據通路（dpath模塊）中，從而實現
發表于 10-22 08:21
蜂鳥E203乘法器改進
蜂鳥E203為了節約資源，乘法運算采用循環移位方式計算最終結果，這樣的乘法器需要經過較多時鐘周期來處理數據，導致處理數據效率較低。為了提高計算效率，這里分享一種基于流水線思想的乘法器，即采用多個
發表于 10-22 07:28
蜂鳥E203內核乘法器的優化
乘法器的優化實現一般從兩個方面入手。第一是減少生成的部分積數量，另外就是減少部分積累加的延時。
在開源的E203源碼中，32*32乘法器是利用radix-4 booth編碼產生部分積，每個周期做一次
發表于 10-22 06:11
優化boot4乘法器方法
優化電路設計：在電路設計中，可以采用更快速的邏輯單元和存儲器元件，優化關鍵路徑和信號傳輸路線，從而降低延遲，縮短乘法器的運算周期。
固定位寬：Boot4乘法器可以處理不同位寬的數據，但是處理不同位寬
發表于 10-21 12:13
工商網監
評論