国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCIe總線的電源管理之去耦電容

電子設計 ? 來源:硬件助手 ? 作者:硬件助手 ? 2020-12-22 16:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本片主要介紹PCIe總線的電源管理,主要包括不同板卡的功耗、板卡的能耗等級等。

1、功耗等級

根據《PCIx系列之“PCIe總線信號介紹”》,PCIe接口電源包括+12V、+3.3V、+3.3Vaux三種。根據功耗的不同,三種電壓的供電能力不同,PCIe卡可以分為以下幾種:

  • 10W,直接通過金手指提供;
  • 25W,直接通過金手指提供;
  • 75W,直接通過金手指提供;
  • 150W,需同時通過金手指和2×3Connector提供;
  • 225W,需同時通過金手指和2×4Connector提供;
  • 300W,需同時通過金手指和2×3Connector和2×4 Connector提供;

pIYBAF9uGZyAatE4AALXI3DqPxk063.png


pIYBAF9uGZ2ALbByAAD1XUB7lRs991.png


o4YBAF9uGZ-ACv6MAAD1XUB7lRs376.png

2、電源去耦電容要求

PCIe接口的去耦電容、bulk電容要求如下:

pIYBAF9uGaKAbgLtAAL8VkZwXaE567.png

3、電源管理

PCIe卡和RC建立連接后,Link power management states有如下幾種:

  • L0 – Active state. 是工作狀態,所有的PCIe操作都可以進行。
  • L0s – A low resume latency, energy saving “standby” state. 是節能的待機狀態,但是能很快恢復到工作狀態。
  • L1 – Higher latency, lower power “standby” state. 是低能耗的待機狀態,需要比L0s更多的時間恢復到工作狀態。
  • L2/L3 Ready – Staging point for L2 or L3.
  • L2 – Auxiliary-powered Link, deep-energy-saving state. 使用輔助供電,深度節能狀態,實現上面屬于可選的狀態。
  • L3 – Link Off state. 是完全關閉的狀態。
  • LDn – A transitional Link Down pseudo-state prior to L0.

o4YBAF9uGaSAAaWgAAGl2AVur8k533.png

Device Power Management States有如下幾種:

  • D0 State

D0 uninitialized state

D0 active state

  • D1 State
  • D2 State
  • D3 State

D3 hot state

D3 cold state

o4YBAF9uGaWAdnqDAAEfuVzif9w961.png

每一種尺寸的卡,在上電時其默認最大功耗是有限制的,可以通過軟件配置更高的功率。每種尺寸的卡的默認功率為:

  • A x1 standard height, half-length card is limited to a 10 W maximum power dissipation.
  • A x1 low profile card is limited to a 10 W maximum power dissipation.
  • A x1 standard height, full-length card is limited to a 10 W maximum power dissipation at initial power up. When the card is configured for high power, by default, it must not exceed a 25 W maximum power dissipation oroptionally it must not exceed a 75 W maximum power dissipation.
  • A x4/x8 or a x16 standard height or low profile card is limited to a25 W maximum power dissipation at initial power up. When a card is configured for high power, it must not exceed a 75 W maximum power dissipation.

編輯:hfy


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • PCIE總線
    +關注

    關注

    0

    文章

    58

    瀏覽量

    14019
  • PCIe卡
    +關注

    關注

    0

    文章

    12

    瀏覽量

    7711
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    電源電容的作用

    、100nF等。 4.:當數字電路的狀態發生改變時,會在電源線上產生一個尖峰電流,形成瞬變的噪聲電壓,會影響前級的正常工作,這就是耦合。電容
    發表于 01-21 07:41

    小尺寸車規貼片電容 車載 ADAS 模塊電源

    尺寸車規貼片電容在車載ADAS模塊電源中的應用,以下從核心參數、選型要點、典型應用場景及推薦方案四個方面展開分析: 一、核心參數:小尺寸與車規級性能的平衡 封裝尺寸與
    的頭像 發表于 12-20 15:14 ?616次閱讀
    小尺寸車規貼片<b class='flag-5'>電容</b> 車載 ADAS 模塊<b class='flag-5'>電源</b><b class='flag-5'>去</b><b class='flag-5'>耦</b>

    【「高速數字設計(基礎篇)」閱讀體驗】第六章 電容的容量需求分析

    不同設計場景 倍乘系數法:適合負載電容明確的簡單電路,快速出結果; 功耗電容法:解決復雜IC負載電容難測的問題,通過功耗反推更具實操性; 電壓波動約束法:從電源噪聲指標倒推,精準度高。
    發表于 11-19 20:48

    【「高速數字設計(基礎篇)」閱讀體驗】第五章 電容

    最近在啃《高速數字設計》,第五章“電容:遠交近攻”把高速電路里電源噪聲的問題講透了,對于做硬件設計的同學來說,這章簡直是“電源完整性”的
    發表于 11-19 20:35

    如何從電容區分電容的類型及使用范圍

    - 1000nF) 立刻想到:、信號處理。 首選類型:MLCC (X7R, X5R材質)、薄膜電容。 應用: 100nF (0.1μF):經典的IC電源
    發表于 11-13 15:20

    【「高速數字設計(基礎篇)」閱讀體驗】+第五章電容閱讀體驗

    電容是PCB設計中用于穩定電源電壓、濾除高頻噪聲的關鍵元件,其作用與布局要求直接影響電路性能。以下是核心要點總結: 一、
    發表于 11-06 17:01

    NVMe高速傳輸擺脫XDMA設計12:PCIe請求模塊設計(上)

    ?請求模塊的具體任務是將系統的請求轉換成為axis接口形式的TLP或配置管理接口信號。這些請求主要包含初始化配置請求和門鈴寫請求,初始化配置請求由初始化模塊發起,當配置請求的總線號為0時,請求通過
    發表于 08-03 22:00

    PCIe協議分析儀能測試哪些設備?

    (如PCIe轉NVMe/U.2盤柜) 測試場景:測試PCIe轉接卡或擴展塢的性能,驗證其對信號完整性的影響。 應用價值:確保擴展設備在高速數據傳輸場景下的穩定性。 五、電源與熱管理
    發表于 07-25 14:09

    時源芯微 電源、地線的處理

    電源、地線之間加電容 作用原理 電容就像是電
    的頭像 發表于 05-22 15:18 ?737次閱讀

    PCB設計如何用電源電容改善高速信號質量

    ,高速先生則默默的看向本文的標題:如何用電源電容改善高速信號質量? 沒錯,高速先生做過類似的案例。 如前所述,我們的Layout攻城獅經驗豐富,在他的努力下,找到了另外一個對比模型
    發表于 05-19 14:28

    PCB設計如何用電源電容改善高速信號質量

    PCB設計電源電容改善高速信號質量?!What?Why? How?
    的頭像 發表于 05-19 14:27 ?791次閱讀
    PCB設計如何用<b class='flag-5'>電源</b><b class='flag-5'>去</b><b class='flag-5'>耦</b><b class='flag-5'>電容</b>改善高速信號質量

    nvme IP開發PCIe

    配置空間 管理PCIe總線。PCI配置空間頭分為Type0和Type1兩種類型,Type0類型配置空間 頭在PCIe總線中用于EP,Type
    發表于 05-18 00:48

    nvme IP開發PCIe

    體系架構 RC是PCIe體系樹形結構中的根節點。RC主要負責配置PCIe總線上的所有設備,分配資源、處理傳輸請求,并管理數據流動。在處理器系統中,RC是負責連接CPU與
    發表于 05-17 14:54

    面試常考:為什么芯片電源引腳的電容一般選100nF?

    Part 01 前言 相信搞硬件的兄弟一般都見過芯片電源引腳一般會放一個電容,而且這個電容一般是100nF,而且芯片電源引腳旁的電容內一般還
    發表于 04-22 11:38