商業(yè)應用利用從3 MHz到30 GHz以上的高頻帶。其中包括電視，FM收音機，射電天文學，手機，Wi-Fi等。上述應用中的各種產(chǎn)品都使用高頻印刷電路板（PCB）。PCB的低生產(chǎn)成本使其對現(xiàn)代電子設備制造商具有吸引力。但是，數(shù)量較少時，每塊板的價格可能會更高。

為了獲得更好，更快的PCB，設計人員在設計電路板時需要注意三個主要領域：建筑材料，組件互連和走線布局。

建筑材料

在PCB的設計過程中，設計人員主要考慮PCB材料的兩個主要特征。其中之一是介電常數(shù)，另一個是損耗角正切。介電常數(shù)會影響信號通過電路板的速度。損耗角正切是指由于材料內的吸收而丟失的信號量。盡管FR4是用于構造低頻電路的常用材料，但對于使用頻率超過1 GHz的那些，仍需要更多優(yōu)質材料。

組件互動

對于高頻板的設計者來說，考慮元件與PCB之間的連接點非常重要。例如，將焊盤放置在接地平面上可以充當電容器。表面貼裝器件（SMD）的使用具有較小的結構特征和引線長度，因此可以在很大程度上解決該問題。但是，隨著頻率的增加，包括SMD形式在內的無源元件可能具有非理想特性。設計人員必須考慮到這一點并補償這些特性。

跡線布局

一旦設計師令人滿意地確定了建筑材料和組件的選擇，他/她就必須以在低功率環(huán)境下實現(xiàn)高速運行為目標。這涉及：

l最小化車載噪聲的產(chǎn)生

l最小化走線之間的串擾

l減少地面反彈的影響

l阻抗匹配

l正確的信號線端接

最小化噪聲的產(chǎn)生

減少噪聲有兩個主要方面。其中之一是整個板上的電源分配，另一個涉及電源噪聲過濾。

為了在整個PCB上分配電源，設計人員可以使用電源平面或電源總線網(wǎng)絡。通常，多層PCB上的電源層由兩個或多個將Vcc和GND承載到設備的金屬層組成。由于電源平面幾乎覆蓋了PCB的整個區(qū)域，因此這些平面的DC電阻較低。因此，電源平面在將Vcc電平平均分配給所有設備的同時使其保持恒定。它還提供了噪聲保護，極高的電流吸收能力以及對PCB承載的信號的良好屏蔽。

電源平面的替代方案是電源總線，該電源總線由兩個或多個將Vcc和GND承載到設備的寬金屬走線組成。由于這種方法比電源平面便宜，因此兩層PCB經(jīng)常使用它們。使用電源總線網(wǎng)絡進行設計時，設計人員需要確保走線寬度盡可能寬。但是，與電源平面相比，電源總線網(wǎng)絡的直流電阻要低得多。

分離承載模擬和數(shù)字電源的平面和電源總線有助于最大程度地減少機載噪聲的產(chǎn)生，因為這會阻止兩者之間的相互作用。但是，全數(shù)字系統(tǒng)可能沒有單獨的模擬電源平面，添加新的電源平面可能變得非常昂貴，除非設計人員在現(xiàn)有層上創(chuàng)建了分區(qū)的島或分離平面。

雖然建議在系統(tǒng)上的模擬電源和數(shù)字電源之間分開這些平面，但在兩種電路類型之間仍可能存在一些不必要的相互作用。以下建議可能有助于減少噪聲的產(chǎn)生：

l通過為模擬電源使用單獨的電源板來平均分配電源。請勿使用走線或多個信號層布線電源。

l在電源平面附近使用接地平面通常有助于減少電源產(chǎn)生的噪聲。

l僅將模擬組件放置在模擬接地平面上，將數(shù)字組件放置在數(shù)字接地平面上。

l使用鐵氧體磁珠將模擬電源線與數(shù)字電源線隔離。

最小化跡線之間的交互

平行走線之間信號的不必要耦合會導致串擾。設計人員通過適當?shù)牟季€，并在層堆疊中使用微帶線和帶狀線布局，將串擾降至最低。

當被迫使用彼此相鄰的兩個信號層時，設計人員通過將一層中的所有走線都與下一層中的走線成角度地布線，從而將串擾降至最低。他們?yōu)槭勾當_最小化而采用的其他技術是使信號層與其相鄰平面之間的距離最小化，以及增加兩個信號層之間的距離。

以下建議可幫助設計人員減少帶狀線或微帶線布局中的串擾：

保持信號線之間的最大空間-盡可能地限制布線。一般的經(jīng)驗法則是將信號線間隔至少三倍于電介質高度或四倍于走線寬度。

保持傳輸線的導體盡可能靠近其接地平面，以使其緊密耦合至接地平面，并將其與相鄰信號去耦。

關鍵網(wǎng)絡可以通過使用差分路由技術受益。這可能需要匹配每個跡線的長度和回轉度。

對于實質性的耦合，可能有助于在不同的層上路由相互垂直的單個信號。

對于單端信號，最小化并行游程長度有助于減少串擾。使用短的并行部分進行布線，并避免走線之間的長耦合部分。

如果無法更改兩條走線之間的間距，則將走線與接地層之間的距離減小到10密耳以下可以幫助減少串擾。

減少地面反彈的影響

使用更快的數(shù)字設備并減少輸出切換時間，設備輸出會在釋放負載電容時表現(xiàn)出更高的瞬態(tài)電流。另外，可能有一個設備的多個輸出同時從邏輯高切換到邏輯低。同時向地下傾倒電流可能會暫時升高地面的電勢，導致基準發(fā)生變化，這種現(xiàn)象就是地面反彈。影響接地彈跳的主要條件包括負載電容，插座電感和同時開關輸出的數(shù)量。

設計人員通過以下設計方法來減少地面反彈：

l將過孔放置在電容器焊盤附近，或在它們之間使用短而寬的走線

l使用從電源引腳到電源平面，孤島或去耦電容器的寬和短走線。這通過降低串聯(lián)電感來減小接地反彈的可能性，并且瞬態(tài)電壓從電源引腳到電源層下降。

l將每個接地引腳或過孔分別連接到接地層。菊花鏈導致共享接地路徑，從而增加了回路電流回路的電阻和電感

l按照IC制造商的建議添加去耦電容器。去耦電容必須盡可能靠近設備的電源和接地引腳。

l將開關輸出移至盡可能靠近封裝接地引腳的位置

l避免上拉電阻，而使用更多的下拉電阻

l使用具有單獨的Vcc和GND平面的多層PCB，從而利用Vcc-GND平面的本征電容

l使用同步設計，因為這些不受同步開關引腳的影響

l接地引腳和電源引腳之間的距離非常近，從而減小了互感，因為兩個引腳的電流方向相反。

l通過在電容器焊盤上使用更大的過孔尺寸來最小化去耦電容器中的電感

l通過使用表面貼裝電容器來最小化引線電感

l使用有效串聯(lián)電阻較低的電容器

阻抗匹配和正確的信號線端接

沿著不匹配的阻抗線來回反射的信號會在負載接收器處產(chǎn)生振鈴。振鈴會導致接收器的誤觸發(fā)，因為它會減小接收器的動態(tài)范圍。設計人員通過使用適當?shù)男盘柧€端接使源阻抗等于走線阻抗和負載阻抗來消除反射。

為了正確匹配阻抗并終止信號線，設計師可以通過以下方法來確保信號完整性：

l在時鐘傳輸線中不使用過孔，因為過孔會導致阻抗變化并產(chǎn)生反射

l保持筆直。不要使用直角彎曲，而應使用弧形軌跡

l盡可能使用點對點時鐘走線，并端接時鐘信號以最大程度地減少反射

l使用外部設備緩沖負載并限制負載電容

l在每個開關輸出處串聯(lián)增加10至27歐姆的電阻，以限制電流

l放置合適的終端電阻，并確保傳輸線和終端之間的阻抗匹配等于線路阻抗

l在參考平面內夾層路由時鐘軌跡的層，以最大程度地降低噪聲

l將走線長度保持在5 cm以下，將阻抗保持在65 ohms以下，并將金屬延遲保持在940 ps以下，將電感值保持在40 nH以下，將走線電容保持在20 pF以下，并將總電容保持在30 pF以下，特別是對于關鍵的高速布線。

結論

除了選擇合適的高頻材料外，設計師還可以采用很多更好的PCB布局來使其在高頻下正常工作。由于每個PCB都是唯一的，因此必須針對其應用進行定制設計。使用PCB CAD或設計套件軟件可以幫助設計人員，因為該軟件包提供了廣泛的功能。