目前，印刷電路板布局與以往一樣具有挑戰性。同時，現在比以往任何時候都容易。進步前進，很少回頭。您的PCB布局是否超出了已知的范圍？是否出現了一個全新的規范，數據速率突然從兆字節變為千兆字節？曾經經過嚴格審查的實踐現在無法滿足設計要求？這些問題使我們思考如何在滿足圍繞我們的設計嚴格的功率要求和排放標準的情況下，如何跟上不斷增長的邊沿速率。

高速數字設計開始類似于RF工作，速度約為1 GB / s。每秒發生十億次的任何事情最好對每條信息都有一個非常清晰的起點和終點。從橫截面看，信號沿線的移動方式從使用整個軌跡變為主要沿著軌跡的外圍流動。許多因素圍繞著這種現象。這不是一件簡單的事情。這種“皮膚效應”使我們想要更寬的痕跡，以在游戲中獲得更多的皮膚。較寬的走線使我們重新計算介電層厚度，以保持正確的阻抗。

縮小尺寸

信號在精心設計的傳輸線上會以驚人的速度傳播。即使這樣，越短越好。與關鍵路徑同情的精心布置將使布線更加容易，并節省了設計余量。與DDR一樣，在更寬的總線上工作是為什么我使用“小心放置”而不是壓縮放置的原因。過度擁擠的痕跡嚴重威脅信號的完整性。您自己的經驗以及僅參與扇出研究將有助于找出每種獨特情況的最佳層數和走線幾何形狀。留出一些額外的空間，以使較高速度的連接發揮作用。

一旦有人從布局中說明了他們想要的東西，便總是想像這樣為他們總結一下。“那么，您希望所有零件都緊靠在一起，并且所有布線都分開嗎？” 基本上就是這樣。再次，巧妙的布局以及巧妙的扇出處理可以緩解密度熱點，這可能需要花費一些迭代時間，才能達到最佳效果。切勿阻止改善電路流程。如果您有幸看到一些仿真以及布線的微小變化對仿真的影響，您將獲得深刻的見解，可以推動下一個設計的發展。

為下一個電壓擺幅做好準備

較低電壓的設備通常具有較低的本底噪聲。不要爭權奪利。使用位于電源引腳附近的并聯電容器的形式可以方便地使用它，并且重要的是，如果附近有電容，則電容帽的另一側希望與設備上的接地引腳保持舒適。從電源引腳穿過電容帽到設備接地的整個路徑都很重要，因為它形成了一個電感環路。該循環越小越好。可以將芯片引腳固定為特定的電源和接地引腳對。可能有很多這樣的配對。

注意應用筆記將有助于解決功耗難題。當公司擁有內部芯片團隊時，PCB布局的體系結構通常取決于您。進行映射會議是找出任何易受攻擊或特別具有攻擊性的引腳的最佳時間。如果您可以參加該審查并影響引腳位置，那么這是一個絕佳機會，可以幫助專注于團隊的團隊考慮系統架構。它不應該是一個外來的概念，但是對于某些人來說，這個詞以晶圓為結尾。如果您所能獲得的就是XO引腳移到外圍，那就贏了。做好參考設計，您永遠都不知道誰會使用它們。

防止差分對變得太大。

器件制造商和我們的電氣工程師越來越喜歡松散耦合的差分對。與緊密耦合的差分對相比，長距離運行時互電容可能較小。我們的差分對之間的氣隙通常比走線本身寬，走線是緊密耦合和松散耦合之間的臨界點。

隨著極端的上升和下降時間，我們必須更加意識到保持每一對中的兩個成員彼此協調。正跡線和負跡線之間的額外氣隙使占據曲線內部的跡線具有更大的長度優勢。S曲線抵消了差異，但掉頭加起來了。有時候，彎曲一對的最佳方法是經過目標引腳對然后再返回。盡可能避免誘惑。線對間的偏斜加起來可以達到毫米，這比應用筆記通常所允許的偏差大一個數量級。盡可能平衡左右彎曲，以免出現過多的相位調整凸塊而超出未耦合長度限制的情況。這是一種平衡行為，偏差逐漸消失。

在這種情況下，您的專家（小g）思維技巧是考慮使用動態相位控制。這就意味著每次有實質性的轉折時都要重新對齊兩條軌跡。我們想要的是兩個波形以同步的方式沿著整個路徑的每個部分傳播。采用較短路徑的走線中的一個小凸起是該技術的關鍵。就像我們不能在同一條河上漂兩次一樣，一個區域中存在的條件瞬息萬變。我們不僅要進行相位調整，以使兩個信號同時到達接收器引腳對，而且還要使它們從一端同步到另一端。

當然，我們不希望高速走線上有任何過孔。就是說，如果一組中的一個獲得一個或兩個，則其他成員應該在相同的層上具有同感過孔和布線。外層相對于內層降低了信號的速度，并且它們提供了更少的EMI和物理保護用于傳輸線。通過使用相同的拓撲來保持傳播速度相同是好的。幾乎相同的跡線更好。在高速過渡附近有接地孔是好的。通過用三個或更多個接地過孔圍繞信號過孔來在Z軸上創建同軸電纜是EMI抑制的下一個層次。騰出空間來花更多的時間和精力。嘗試將質量改進到失敗的設計中會花費更多的精力。投入具有額外呼吸空間的堅固設計可以帶來更好的收益。給你一些！