国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在Vivado Design Suite中完成平臺準備工作

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 2020-09-03 09:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在本文中,我們將講解如何在 Vivado Design Suite 中完成平臺準備工作,以便將其用作為 Vitis 中的加速平臺。 您既可以采用已確認的成熟設計作為平臺,這樣只需稍作增強便可靈活運用于加速軟件功能,或者也可以采用僅含加速所需拓撲結構的簡單基礎平臺。重點在于,此平臺并沒有必要采用一次性設計,而應采用可有機變化的設計,這樣即可隨您的設計需求而變。

01 引言

加速軟件組件就意味著將其從 CPU 卸載至可編程邏輯中的加速 IP。Vitis 工具將負責處理在加速 IP 與 CPU 之間添加數據移動程序的操作。 但它確實需要用戶提供輸入信息。它需要了解從 SoC 和加速 IP 連接到哪個接口。它還需要了解有哪些時鐘/復位可供使用。

并且由于我們在 CPU 與加速 IP 之間發送數據塊,因此需要中斷信號。基本上就這些……好吧,其實還要向 Vitis 工具提供一些其它信息,這個我們稍后再聊。

先繼續往下看。啟動 Vivado 并創建工程。我使用的是 ZCU104 評估板。但以下步驟對于所有 Zynq UltraScale 開發板都是通用的,無論是開發板還是定制板都一樣。

02 創建硬件設計

創建塊設計 (BD)。此處名稱與用于命名平臺的名稱相同。

從 IP 目錄添加 Zynq UltraScale 處理器子系統 IP 塊。如果使用的是開發板,那么應啟用“塊自動化設置 (Block Automation)”功能。

我把默認接口更改為僅包含 LPD:

在我們的簡單平臺中,可以只創建 2 個時鐘。這些時鐘將在 Vitis 中使用。 我們可從 IP 目錄添加 Clocking Wizard:

默認情況下,復位處于高電平有效狀態,而復位源(位于 Zynq UltraScale 器件上)則處于低電平有效狀態。因此,在進行時鐘設置配置時需牢記此信息。 我添加了 3 個輸出時鐘:100Mhz、150Mhz 和 300Mhz:

并將復位極性設置為低電平有效(Active Low):

針對每個時鐘都需要提供同步復位。我們有 3 個時鐘,因此需要從 IP 目錄添加 3 個 Processor System Reset IP 核:

下一步,需要添加中斷信號。這里我們從 IP 目錄添加 AXI Interrupt Controller。用戶可以使用 IP integrator 中的“運行自動連接(Run Connection Automation)”功能來處理 AXI 連接。

使用 100Mhz 時鐘

在 AXI Interrupt Controller 中,將“中斷輸出連接(Interrupt Output Connection)”設置為“單連接 (Single)”,并將其連接到 Zynq UltraScale IP 上的 pl_ps_irq:

對于基本硬件平臺,這樣設置就可以了。 現在,我們只需設置元數據,以便通過 Platform (PFM) 屬性將硬件信息告知 Vitis 即可。

03 添加 PFM 屬性

PFM 屬性是將元數據傳遞給 Vitis 所必需的。 Vitis 會提取這些數據以判定哪些接口、時鐘和中斷信號可用于在現有平臺中添加加速部分。

平臺名稱

首先,對平臺命名:

完成命名后,您將看到一個新的“平臺 (Platform)”選項卡。其中將顯示整個設計中的所有時鐘、接口和中斷信號。 我們需要篩選可用于 Vitis 的資源。

啟用時鐘

右鍵單擊時鐘,然后單擊“啟用 (Enable)”:

針對 clk_out3 重復此操作。

時鐘屬性

選中“選項 (Options)”選項卡:

注:時鐘 ID 必須以 0 開頭并遞增,因此,請更改此處設置。我們還必須指定默認值。 此處默認值即 Vitis 中使用的默認時鐘:

設置 clk_out3 的索引

啟用接口

可采用塊設計中可用的任意接口,例如,Zynq UltraScale 器件上的接口或 AXI Interconnect 上的接口。 在此例中,我只添加 Zynq UltraScale 器件上的接口。

啟用中斷

04 工程屬性

Vitis IDE 是支持眾多不同流程(例如,數據中心、加速或嵌入式流程等)的統一工具。我們需要將此用途傳遞給 Vitis 工具。 如果要創建嵌入式設計,就需要指定該用途。在此示例中,我們將把 Vitis 用于加速。此用途必須明確指定,因為 Vitis 需要告知下游工具如何處理該平臺。 此處可看到下列屬性:

05 創建 XSA

完成以下任務以創建 XSA

?生成塊設計 ?創建 HDL 封裝 ?生成比特流 ?依次單擊“File -> Export -> Export Hardware” o 依次單擊“Expandable -> Pre Synthesis”,然后選中“Bitstream”

用戶可在此處輸入詳細信息:

至此大功告成。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11279

    瀏覽量

    224987
  • 可編程邏輯
    +關注

    關注

    7

    文章

    526

    瀏覽量

    45402
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71112

原文標題:如何在 Vivado 中為加速平臺創建硬件工程

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    獲取Ozon商品詳情數據的API接口技術指南

    準備工作、接口調用、代碼實現及注意事項。文章基于通用API實踐,確保內容真實可靠。 1. 準備工作 在調用API前,您需要完成以下準備工作: 注冊開發者賬號 :訪問Ozon開發者
    的頭像 發表于 02-28 16:28 ?522次閱讀
    獲取Ozon商品詳情數據的API接口技術指南

    調用樂天平臺API獲取商品詳情數據

    。 1. 準備工作 在開始調用API之前,你需要完成以下準備工作: 注冊開發者賬號 :訪問樂天開發者門戶,注冊并創建開發者賬號。 創建應用 :在開發者門戶創建一個應用,獲取必要的認證
    的頭像 發表于 02-02 16:25 ?207次閱讀
    調用樂天<b class='flag-5'>平臺</b>API獲取商品詳情數據

    應用開發準備工作

    注冊成為開發者 在華為開發者聯盟網站上,注冊成為開發者,并完成實名認證,從而享受聯盟開放的各類能力和服務。 創建應用 在AppGallery Connect(簡稱AGC)上,參考創建項目和創建應用完成
    發表于 01-04 10:47

    AMD Vivado Design Suite 2025.2版本現已發布

    AMD Vivado Design Suite 2025.2 版本現已發布,新增對 AMD Versal 自適應 SoC 的設計支持,包含新器件支持、QoR 功能及易用性增強。
    的頭像 發表于 12-09 15:11 ?950次閱讀

    Windows系統下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統下使用vivado將設計的電路燒寫到MCU200T開發板上的FLASH的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內,開發板上電時將自動地從FLASH讀取比特流
    發表于 10-29 08:21

    何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標題所示,我們分享如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時鐘和bank
    發表于 10-21 11:08

    元服務發布準備工作

    發布元服務前,請詳細了解華為應用市場的審核要求,并提前準備發布所需的文件、資源,以便您能順利、快速通過發布審核流程。 仔細閱讀元服務審核指南,了解發布元服務至華為應用市場需要遵循的規則和要求。 完成
    發表于 10-10 15:48

    亞馬遜云科技推出Amazon Quick Suite,引領Agentic AI驅動的工作新范式

    Amazon Quick Suite幫助客戶 突破 信息碎片化、應用孤島 化 和重復性 工作 的 干擾 , 專注于**真正重要的 事情上 。 要點概述 Amazon Quick Suite是亞馬遜云
    的頭像 發表于 10-10 14:50 ?826次閱讀

    土壓力計在使用前需要進行哪些準備工作?

    在巖土工程安全監測,振弦式土壓力計的測量精度直接影響結構物安全評估結果。為確保設備投用后數據可靠,使用前需完成系統化準備工作。南京峟思為總結出以下關鍵步驟。1、正式安裝前需進行雙重檢測。外觀檢查
    的頭像 發表于 08-21 13:29 ?453次閱讀
    土壓力計在使用前需要進行哪些<b class='flag-5'>準備工作</b>?

    Vivado無法選中開發板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇開發板,這樣 Vivado
    的頭像 發表于 07-15 10:19 ?1707次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決方法

    想做好PCBA貼片加工?這些前期準備工作要做好!

    一站式PCBA加工廠家今天為大家講講PCBA貼片加工前的準備工作有哪些?PCBA貼片加工前的準備工作。在PCBA代工過程,貼片加工前的準備工作是確保電路板性能穩定和生產效率高的基礎。
    的頭像 發表于 06-25 09:23 ?692次閱讀
    想做好PCBA貼片加工?這些前期<b class='flag-5'>準備工作</b>要做好!

    AMD Vivado Design Suite 2025.1現已推出

    AMD Vivado Design Suite 2025.1 現已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項功能,可顯著提升 Versal SSIT 器件的
    的頭像 發表于 06-16 15:16 ?1500次閱讀

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發表于 05-19 14:22 ?1294次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b> Synth的結果

    電能質量檢測前的準備工作介紹

    電能質量問題檢測測試前的準備工作詳細介紹。
    的頭像 發表于 05-17 09:52 ?673次閱讀
    電能質量檢測前的<b class='flag-5'>準備工作</b>介紹

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營地,準備開啟我們的偉大征程!正所謂“兵馬未動,糧草先行”,戰前的準備自是必不可少,在FPGA的漫漫沙場,我們何以入場,何以取勝呢?在這里我們為各位戰友準備
    的頭像 發表于 04-30 14:14 ?3375次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程