雖然數字IC在AI和異構的加持下閃耀光輝，但模擬IC特別是電源管理IC同樣躬逢盛世。據預測到2026年全球電源管理芯片市場規模將達到565億美元，特別是即將到來的5G、工業4.0及汽車電氣化的大規模布局，不斷成為電源管理芯片的助推劑，而變革也隨之而來。

催生新要求

僅從5G來看，因5G基站需更多的天線、更多的射頻組件、更高頻率的無線電等，顯然為電源管理芯片提出了更高要求。而且為實現相同范圍的覆蓋，5G基站將采用更加密集的組網方式，估計我國5G宏基站數量約為500萬座，達4G基站數量的1.5倍，加上微基站市場將更為可觀，電源管理芯片的規模也在水漲船高。而工業4.0的發展亦方興未艾，同樣蘊含著巨大的機遇。

盡管電源管理IC有著始終不變的追求，但MPS電源模塊產品線經理孫毅認為，對于工業4.0和5G基站來說，更短開發周期、更小尺寸、散熱、抑制EMI噪聲、FPGA等復雜電源時序管理以及高速ADC/DAC的低噪聲供電等全面提升到新的“高度”。

而要滿足這些需求，非電源模塊莫屬。因為如果還是換湯不換藥采用分立方案，那難免捉襟見肘。“分立電源方案開發周期需要18周以上，包括選型和采購、布局布線、環路補償、制板和封裝等。”孫毅提及，“比如輸出100A的電源，分立方案或會采用5顆芯片，4顆電感等，這就涉及包括電流采樣電路、解耦濾波電路、環路補償電路等復雜的電路設計。”

不止如此，由于分立方案需要占據主板的大面積，但緊湊的系統設計需求與之相悖，難以兩全。孫毅具體解釋說，因5G基站載板芯片包括基帶、FPGA、收發器等，很多高速線可布在可并聯的電源模塊下方，從而有效提高板上走線面積。而分立模擬IC有很多的SW Pin，無法在下方走高速線，因而實際可用面積會更小。

此外，由于工業及5G基站應用產生的高功率密度，對散熱也提出了新的要求。而且隨著頻率越來越高，EMI測試標準日益嚴格，需要進行多個版本PCB修改及調試。同時因5G基站載板采用了眾多的FPGA/ASIC，針對FPGA/ASIC的電源設計更加復雜，涉及電源軌數多、嚴格的啟動/關機時序、精度高、響應速度快、低噪聲等。孫毅以賽靈思SoC FPGA為例，該芯片就需要13路電源，如何處理是一項巨大挑戰。

而對于芯片中ADC以及DAC射頻鏈路的供電要求，噪聲是需要嚴格控制的。比如RFSoC FPGA中，對于ADC以及DAC供電紋波要求在1mV之內，在效率和動態紋波層面要求更高。

集成化應對

要解決上述多重挑戰，需要電源模塊的自我“革新”。

MPS的電源模塊則通過將上下MOS管、控制電路、驅動以及保護電路等有源部分以及電感等無源器件的“大一統”，力克電源領域的各種挑戰。

通過高集成方案幫助客戶縮短從選型到各類設計再到可靠性驗證的時間。根據孫毅給出的數據，將由18周縮短到5周，提高了70%以上。同時，還簡化了設計復雜度、PCB布板風險，在需要更大電流時則可通過并聯輕松實現。MPS提供的100A的電源模塊，通過并聯可實現800A，在并聯時可把100A當成標準模塊，最短只需要4根線就可互聯，簡單方便。

為實現更小的方案尺寸，MPS采用四項“絕活”來層層遞進。孫毅介紹，單晶圓的功率+控制集成工藝減少了芯片50%的面積以及成本；倒裝封裝工藝則減小了封裝帶來的多余占板面積；而先進制程加單晶圓再加倒裝工藝，則減小了寄生參數，使得通過提高開關頻率減小電感體積成為可能；而電感的3D封裝使電感直接架在IC上，進一步提高功率密度同時還減少模塊五成的面積。

這些“疊加”的創新帶來了諸多好處，不僅模塊占用面積小，采用的外圍器件也隨之減少，還帶來了成本的降低，同時不需要單獨做補償控制等，開發成本也大幅縮減。

相應地，在散熱、EMI、噪聲、功耗以及支持多路電源輸出等的表現同樣出色。“比如散熱，通過優化模塊設計 減小功耗、倒裝工藝降低了熱阻、3D封裝使散熱更均勻等。又如在EMI方面，MPS利用集成的對稱輸入電容，通過相反的電流方向，有效的反相抵消了“熱環路”電磁場。此外，優化SW節點設計減少EMI輻射等等。”孫毅著重說。

孫毅進一步指出，MPS的電源模塊產品提供了豐富的產品組合，輸入電壓從6V到75V，輸出電流涵蓋0.6A至100A甚至800A，覆蓋了5G 基站、AI加速卡、光模塊、測試設備、傳感器/相機、工業應用等多重應用。

各成其就

誠然，電源模塊順應了工業4.0和5G基站的需求，但并不代表分立電源管理IC沒有空間。

“分立方案仍有市場空間，尤其是在板上空間受限時如果沒有一塊完整面積，這時分立方案要更合適。此外系統如對單路電源有要求，分立則更靈活，分立方案將長期存在。”孫毅進一步強調，“但對于多路應用來說，電源模塊會更簡單，因可提供一套完整的方案。”

雖然通過諸多層面的創新讓電源模塊大展身手，但未來仍有諸多“進階”空間。孫毅表示，一是芯片制程會不斷提高；二是模塊封裝技術將不斷產生迭代性的突破，之前是2D，現在是3D封裝；之前使用的是引線框架單層PCB設計，現在是多層（4層或6層）設計等。三是從模塊的磁設計方面入手提高性能。

而市場需求強力增長背后的主要受益者除卻TI、NXP、MPS、英飛凌、ADI等國際大廠，國內的矽力杰、圣邦微電子等廠商也將大有可為，但還要在電源模塊、數字電源等層面不斷加強研發。

值得注意的是，MPS沒有自己的晶圓廠和封裝廠，但通過租用晶圓廠的一部分設備和人員，采用自己獨特工來進行生產，在國內與5家晶圓廠以及封測廠合作，這一Fablite模式既保證了工藝的獨到性，又可更有效地利用資金成本。