為什么Intel，AMD，Arm和IBM專注于架構(gòu)，微體系結(jié)構(gòu)和功能變化。

大型芯片制造商正在轉(zhuǎn)向芯片組等架構(gòu)改進，片上和片外更快的吞吐量，以及每個操作或周期集中更多工作，以提高處理速度和效率。

總的來說，這代表了主要芯片公司方向的重大轉(zhuǎn)變。他們所有人都在努力應(yīng)對處理需求的大幅增加以及傳統(tǒng)方法無法提供足夠的改進能力，性能和面積。自28nm以來，縮放的好處一直在減少，在某些情況下還要好。與此同時，從新設(shè)備，新應(yīng)用程序和各地傳感器的大量增加中收集的數(shù)據(jù)越來越多，需要使用相同或更低的功率更快地處理。

對于芯片制造商來說，這相當(dāng)于一場完美的風(fēng)暴，過去他們利用投機執(zhí)行等方法來增加擴展的好處。但是，投機性執(zhí)行已被證明會產(chǎn)生安全漏洞，只是縮小的功能不再能使功率和性能提高30％到50％。今天的數(shù)字接近20％，甚至需要新的材料和結(jié)構(gòu)。

與此同時，大型芯片制造商看到谷歌，亞馬遜和Facebook等公司紛紛跨界其主要市場——巨型數(shù)據(jù)中心。此外，它們正在人工智能 / 機器學(xué)習(xí)市場中受到挑戰(zhàn)，并且在一些初創(chuàng)公司開發(fā)專門的加速器方面受到挑戰(zhàn)，這些加速器通過架構(gòu)變化有望實現(xiàn)數(shù)量級的改進。

最大的芯片制造商開始接受它，而不是試圖對抗這種趨勢。例如，AMD推出了Zen 2架構(gòu)，它依賴于由它們和其他人制造的芯片組合——高速芯片到芯片互連和可以調(diào)整的優(yōu)先級方案，以便數(shù)據(jù)可以更快地移動到一個方向或其他。

AMD首席架構(gòu)師Dan Bouvier在半導(dǎo)體芯片大會上表示，小型芯片可以提高產(chǎn)量。但他指出，通過使用通用互連并將所有這些組件放在基板上，小芯片也可用于將芯片尺寸增加到1000平方毫米，這大于光罩尺寸。該互連還可用于連接在不同工藝節(jié)點上開發(fā)的芯片，具體取決于對特定功能最有意義的內(nèi)容。

圖1：AMD的芯片架構(gòu)。資料來源：AMD

英特爾的戰(zhàn)略也很大程度上依賴于芯片，它通過各種方法連接，包括內(nèi)部開發(fā)的芯片到芯片橋（嵌入式多芯片互連橋或EMIB）。但該公司也一直在研究內(nèi)存訪問和存儲問題。該解決方案的一部分涉及持久存儲器，這有助于彌合DRAM和固態(tài)驅(qū)動器之間的差距。

一段時間以來，英特爾一直在發(fā)布一種稱為3D XPoint的持久存儲器類型?；谙嘧兇鎯ζ骷夹g(shù)，英特爾在其自己的SSD和DIMM中集成了3D XPoint設(shè)備，從而加速了這些系統(tǒng)中的操作。

英特爾高級首席工程師Lily Looi說：“最大的挑戰(zhàn)之一就是你已經(jīng)獲得了所有需要處理的數(shù)據(jù)，但你的空間有限。” “在過去的幾年里，數(shù)據(jù)爆炸式增長，有兩件事情發(fā)生了變化。首先，納秒很重要，因此您需要更多容量。第二件事是您需要一個持久性功能，以便在關(guān)閉電源時數(shù)據(jù)仍然存在。但是您不必保存所有數(shù)據(jù)。您可能只需要保存一個塊甚至幾千字節(jié)的數(shù)據(jù)，這樣效率會更高。”

圖2：存儲指數(shù)級數(shù)據(jù)的位置。資料來源：Intel

更智能的權(quán)衡

更大的芯片和更快的互連并不是實現(xiàn)更好性能的唯一途徑。

例如，Arm推出了它的Neoverse N1架構(gòu)，它顯著提高了分支預(yù)測的準確性——基本上相當(dāng)于搜索中的預(yù)取。Arm還繼續(xù)推動以更低的功耗做更多事情，通過連貫的網(wǎng)狀網(wǎng)絡(luò)將IP磁貼連接在一起，允許根據(jù)特定應(yīng)用的需要調(diào)整處理器的大小。

Arm的戰(zhàn)略關(guān)鍵是更大的2級緩存和上下文切換，Arm的高級首席工程師Andrea Pellegrini 說，它比以前的方法快2.5倍?！拔覀円部吹椒种д`差預(yù)測減少了7倍，”他說。Arm還專注于通過降低緩存未命中率來減少其指令占用率，Pellegrini表示已降低1.4倍。與此同時，L2訪問量下降了2.25倍。

這是查看處理器效率和每瓦性能的另一種方式。雖然大多數(shù)處理器公司從在相同功率預(yù)算下做得更多的角度來處理它，但其他公司正在考慮用更少的功率做更多的事情，這在帶電池的設(shè)備中很重要。這包括智能手機，但它也包括為電動汽車和機器人開發(fā)的芯片。

Arm還將使用其網(wǎng)狀網(wǎng)絡(luò)方法添加為特定數(shù)據(jù)類型定制的第三方加速器。

圖3：Arm的可定制Neoverse架構(gòu)。資料來源：Arm

與此同時，IBM推出了一種既簡單又非常不同的架構(gòu)。IBM的目標之一是假設(shè)數(shù)據(jù)包何時到達，這實質(zhì)上將預(yù)取概念提升到更高的抽象級別。它理解如何使這些假設(shè)變得如此困難，因為它有效地將使用模型應(yīng)用于架構(gòu)中。

IBM的方法是使用最可能的芯片配置，預(yù)先進行權(quán)衡并設(shè)置限制。根據(jù)IBM的 Power系統(tǒng)硬件架構(gòu)師Jeff Stuecheli的說法，這可以鞏固物理層的數(shù)量，通過PCIe Gen 4運行一些數(shù)據(jù)，其余的通過25G SerDes運行?！斑@更具功率和面積效率，”Stuecheli說。該公司還做了一些事情，如走向不對稱的架構(gòu)，這意味著一個加速器的狀態(tài)不會影響另一個加速器的運行?！拔覀兿Ｍ[藏加速器的狀態(tài)表。”

圖4：IBM強調(diào)數(shù)據(jù)吞吐量。資料來源：IBM

連接各個部分

從所有這些角度來看，所有主要的芯片制造商都在解決目標市場中的類似問題。它們通過通用處理器和自定義加速器的組合提高了每瓦性能，并且在許多情況下，它們使得從一個市場到下一個市場更容易，更快地替換模塊成為可能，并且隨著算法的更新。它們還提高了片上數(shù)據(jù)，片外到存儲器的吞吐量，并優(yōu)先考慮不同類型數(shù)據(jù)的移動。

其中許多方法并非新思路，但過去并不存在使這一切成為現(xiàn)實的一些技術(shù)。

“創(chuàng)建通用PHY以啟用加速器是發(fā)生的關(guān)鍵事情之一，” Cadence的高級設(shè)計工程架構(gòu)師Stuart Fiske說。“你還看到的是，處理器并沒有變得更簡單。很多這些公司都在嘗試為加速器創(chuàng)建接口。這并不能解決復(fù)雜性問題。它仍然是一個幾年的設(shè)計周期，并沒有辦法解決這個問題。但是你可以讓加速器適應(yīng)最新的神經(jīng)網(wǎng)絡(luò)。”

關(guān)鍵是平衡所有這些組件的集成，并具有足夠的靈活性來進行更改。實際上，所有這些芯片制造商都在設(shè)計多芯片平臺，可針對特定市場和用例進行定制，同時優(yōu)化每瓦性能并提高數(shù)據(jù)吞吐量。

Silexica產(chǎn)品和技術(shù)營銷負責(zé)人Loren Hobbs說：“時鐘速度方面的設(shè)計正在嶄露頭角?！?“前進的方向是使每個時鐘周期盡可能高效。隨著多核異構(gòu)多處理器的增加，這加速了這些芯片的復(fù)雜性。您可以將所有這些小芯片組合在一起以提高處理能力，但您需要使用工具來幫助分發(fā)和分析它們。您必須映射代碼庫，這是無限復(fù)雜的。它需要靜態(tài)，動態(tài)和上下文分析。”

這里的共同點是不斷增長的數(shù)據(jù)量，無論是在邊緣還是在云端。處理數(shù)據(jù)的位置以及移動的速度是架構(gòu)的關(guān)鍵部分。

“每個人都在與CCIX抗?fàn)?，?Arteris IP總裁兼首席執(zhí)行官K. Charles Janac說。“如果你有一個加速器和兩個連貫的模具，那么有太多的情況可以讓它輕松工作。但現(xiàn)在您可以使用3D互連將平面CPU和平面I / O連接在一起。因此，這看起來像是軟件的一個系統(tǒng)，并且您在芯片上的網(wǎng)絡(luò)和不同的芯片之間存在芯片間鏈接。這樣，您可以支持跨兩個芯片的非連貫和一致的讀/寫。它使互連更有價值，但也使它變得更加復(fù)雜。”

實際上，這就是為什么這些架構(gòu)已經(jīng)在工作一段時間的原因之一。讓所有部分一起工作已經(jīng)證明比任何人最初想象的要困難得多。

“內(nèi)存控制器和NoC將必須更緊密地集成，”Janac說。“問題在于，沒有人理解整個芯片的QoS，也沒有任何獨立的內(nèi)存控制器公司。但是內(nèi)存流量必須更好地集成才能實現(xiàn)這一目標。”

為了讓小型車市場真正起飛，還需要有開放標準。

“沒有標準用于連接芯片，” Achronix營銷副總裁Steve Mensor說?！皢栴}是你必須能夠與他們交談。所以你應(yīng)該能夠為套接字開發(fā)一個芯片，并有一個鏈接和一個協(xié)議棧來支持它。有AMD和英特爾的專有解決方案。還有正在開發(fā)的標準解決方案。如果我構(gòu)建ASIC并購買小芯片，我需要一個標準的解決方案，以便我可以獨立構(gòu)建該芯片。這是這個模型的基本要求?！?/p>

盡管如此，它確實為構(gòu)建在不同ISA上的加速器打開了大門，例如RISC-V。

“這是小型輕量級硬件加速器的新機遇，” Codasip營銷副總裁Chris Jones說?！俺鮿?chuàng)公司構(gòu)建芯片的開放接口可能會為半導(dǎo)體提供另一個繁榮周期，而這種情況將一直發(fā)生在全封裝上。關(guān)于這一點仍然存在一些問題，例如誰最終負責(zé)測試整個界面，以及如何在簽署界面時使用它。我們還需要看看它們的芯片接口是什么樣的，它們是標準化還是保持專有。但它肯定為更多驗證IP，仿真和模擬增添了新的機會。”

更換組件

目前尚不清楚的是這些架構(gòu)還有哪些變化。目前推出的大多數(shù)是平面的，但也可以選擇將其中一些設(shè)計推入Z軸。

例如，SerDes增加了設(shè)計的延遲，但使用先進的封裝技術(shù)可以實現(xiàn)同樣的延遲。臺積電的CoWoS（基板上芯片上芯片）和InFO MS（基板上帶有存儲器的集成扇出）是兩種選擇。eSilicon的業(yè)務(wù)和企業(yè)發(fā)展副總裁Patrick Soheili表示，該公司剛剛使用聯(lián)華電子的插入器開發(fā)了一種CoWoS類型的方法。

“你可以將它拆開并將其帶到不同的抽象層次，”Soheili說?！叭绻憧匆幌逻@些架構(gòu)中的一些，如果你有大量的數(shù)據(jù)流，那么擁有大量的小型SRAM是很低效的，當(dāng)你做大量的內(nèi)存時效率很高。這可能聽起來違反直覺，但我們發(fā)現(xiàn)更大的內(nèi)存更有效，特別是對于AI類型的應(yīng)用程序?！?/p>

如何邁出下一步？

所有這些方法的市場才剛剛開始。現(xiàn)在的關(guān)鍵是找出在這些不同架構(gòu)中構(gòu)建可重復(fù)性和可靠性的方法，以便它們可以用于汽車或工業(yè)等安全關(guān)鍵應(yīng)用，以及當(dāng)今各種各樣的終端市場。

這些新架構(gòu)如此引人注目的原因在于能夠針對特定應(yīng)用程序?qū)ζ溥M行自定義，并利用架構(gòu)作為此類自定義的基礎(chǔ)。所有處理器供應(yīng)商都采用這些類型的架構(gòu)，從FPGA供應(yīng)商到像Nvidia這樣的公司，后者在創(chuàng)紀錄的六個月內(nèi)推出了新的芯片架構(gòu)。但很明顯，未來，隨著設(shè)備的修改和更新，行業(yè)將需要更多的工具，更多的數(shù)據(jù)分析以及對潛在交互的更好理解。

這只是一個轉(zhuǎn)變的開始，最終將涉及整個半導(dǎo)體供應(yīng)鏈。雖然擴展將繼續(xù)，但在處理器領(lǐng)域，它只是一個額外的開關(guān)，可以在一個長列表中轉(zhuǎn)換，現(xiàn)在包括架構(gòu)，封裝，材料和工作負載優(yōu)化。設(shè)計師現(xiàn)在是變革的驅(qū)動力，他們中的大多數(shù)人預(yù)計隨著摩爾定律的減速，設(shè)計的變化將會加速。

新聞源：semiengineering