国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

高速PCB設計當中有什么布線的技巧

PCB線路板打樣 ? 來源:pcb論壇網 ? 作者:pcb論壇網 ? 2020-02-27 17:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須,也是降低干擾的有效手段。在PCB Layout階段,合理的選擇一定層數的印制板尺寸,能充分利用中間層來設置屏蔽,更好地實現就近接地,并有效地降低寄生電感和縮短信號的傳輸長度,同時還能大幅度地降低信號的交叉干擾等,所有這些方法都對高頻電路的可靠性有利。同種材料時,四層板要比雙面板的噪聲低20dB.但是,同時也存在一個問題,PCB半層數越高,制造工藝越復雜,單位成本也就越高,這就要求在進行PCB設計時,除了選擇合適的層數的PCB板,還需要進行合理的元器件布局規劃,并采用正確的布線規則來完成設計。

1、高頻電路器件管腳間的引線層間交替越少越好

所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。一個過孔可帶來約0.5pF的分布電容,減少過孔數能顯著提高速度和減少數據出錯的可能性。

2、高頻電路器件管腳間的引線越短越好

信號的輻射強度是和信號線的走線長度成正比的,高頻的信號引線越長,它就越容易耦合到靠近它的元器件上去,所以對于諸如信號的時鐘、晶振、DDR的數據、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。

3、高速電子器件管腳間的引線彎折越少越好

高頻電路布線的引線最好采用全直線,需要轉折,可用45度折線或者圓弧轉折,這種要求在低頻電路中僅僅用于提高銅箔的固著強度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對外的發射和相互間的耦合。

4、注意信號線近距離平行走線引入的“串擾”

高頻電路布線要注意信號線近距離平行走線所引入的“串擾”,串擾是指沒有直接連接的信號線之間的耦合現象。由于高頻信號沿著傳輸線是以電磁波的形式傳輸的,信號線會起到天線的作用,電磁場的能量會在傳輸線的周圍發射,信號之間由于電磁場的相互耦合而產生的不期望的噪聲信號稱為串擾(Crosstalk)。PCB板層的參數、信號線的間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。所以為了減少高頻信號的串擾,在布線的時候要求盡可能的做到以下幾點:

(1)在布線空間允許的條件下,在串擾較嚴重的兩條線之間插入一條地線或地平面,可以起到隔離的作用而減少串擾;

(2)當信號線周圍的空間本身就存在時變的電磁場時,若無法避免平行分布,可在平行信號線的反面布置大面積“地”來大幅減少干擾;

(3)在布線空間許可的前提下,加大相鄰信號線間的間距,減小信號線的平行長度,時鐘線盡量與關鍵信號線垂直而不要平行;

(4)如果同一層內的平行走線幾乎無法避免,在相鄰兩個層,走線的方向務必卻為相互垂直;

(5)在數字電路中,通常的時鐘信號都是邊沿變化快的信號,對外串擾大。所以在設計中,時鐘線宜用地線包圍起來并多打地線孔來減少分布電容,從而減少串擾;

(6)對高頻信號時鐘盡量使用低電壓差分時鐘信號并包地方式,需要注意包地打孔的完整性;

(7)閑置不用的輸入端不要懸空,而是將其接地或接電源(電源在高頻信號回路中也是地),因為懸空的線有可能等效于發射天線,接地就能抑制發射。實踐證明,用這種辦法消除串擾有時能立即見效。

5、高頻數字信號的地線和模擬信號地線做隔離

模擬地線、數字地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離并選擇合適的地方單點互聯。高頻數字信號的地線的地電位一般是不一致的,兩者直接常常存在一定的電壓差,而且,高頻數字信號的地線還常常帶有非常豐富的高頻信號的諧波分量,當直接連接數字信號地線和模擬信號地線時,高頻信號的諧波就會通過地線耦合的方式對模擬信號進行干擾。所以通常情況下,對高頻數字信號的地線和模擬信號的地線是要做隔離的,可以采用在合適位置單點互聯的方式,或者采用高頻扼流磁珠互聯的方式。

6、集成電路塊的電源引腳增加高頻退藕電容

每個集成電路塊的電源引腳就近增一個高頻退藕電容。增加電源引腳的高頻退藕電容,可以有效地抑制電源引腳上的高頻諧波形成干擾。

7、避免走線形成的環路

各類高頻信號走線盡量不要形成環路,若無法避免則應使環路面積盡量小。

8、必須保證良好的信號阻抗匹配

信號在傳輸的過程中,當阻抗不匹配的時候,信號就會在傳輸通道中發生信號的反射,反射會使合成信號形成過沖,導致信號在邏輯門限附近波動。

消除反射的根本辦法是使傳輸信號的阻抗良好匹配,由于負載阻抗與傳輸線的特性阻抗相差越大反射也越大,所以應盡可能使信號傳輸線的特性阻抗與負載阻抗相等。同時還要注意PCB上的傳輸線不能出現突變或拐角,盡量保持傳輸線各點阻抗連續,否則在傳輸線各段之間也將會出現反射。這就要求在進行高速PCB布線時,必須要遵守以下布線規則:

(1)LVDS布線規則。要求LVDS信號差分走線,線寬7mil,線距6mil,目的是控制HDMI的差分信號對阻抗為100+-15%歐姆;

(2)USB布線規則。要求USB信號差分走線,線寬10mil,線距6mil,地線和信號線距6mil;

(3)HDMI布線規則。要求HDMI信號差分走線,線寬10mil,線距6mil,每兩組HDMI差分信號對的間距超過20mil;

(4)DDR布線規則。DDR1走線要求信號盡量不走過孔,信號線等寬,線與線等距,走線必須滿足2W原則,以減少信號間的串擾,對DDR2及以上的高速器件,還要求高頻數據走線等長,以保證信號的阻抗匹配。

保持信號傳輸的完整性,防止由于地線分割引起的“地彈現象”。

責任編輯:ct

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4406

    文章

    23882

    瀏覽量

    424428
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    44644
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    PCB設計 | AI如何顛覆PCB設計?從手動布線到智能自動化的30年演進

    軟件整合了iCDStackup、PDN和CPWPlanner。可在www.icd.com.au網站上下載此軟件。傳統的PCB設計過程往往既耗時又耗力。布線復雜的P
    的頭像 發表于 11-27 18:30 ?4596次閱讀
    <b class='flag-5'>PCB設計</b> | AI如何顛覆<b class='flag-5'>PCB設計</b>?從手動<b class='flag-5'>布線</b>到智能自動化的30年演進

    PCB設計與打樣的6大核心區別,看完少走3個月彎路!

    一站式PCBA加工廠家今天為大家講講PCB設計PCB打樣有什么區別?PCB設計和打樣之間的區別。PCB設計(Printed Circuit Board Design)和打樣(Prot
    的頭像 發表于 11-26 09:17 ?585次閱讀
    <b class='flag-5'>PCB設計</b>與打樣的6大核心區別,看完少走3個月彎路!

    高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%

    一站式PCBA加工廠家今天為大家講講高頻PCB布線設計有什么技巧?高頻PCB設計布線技巧。高頻PCB布線
    的頭像 發表于 11-21 09:23 ?636次閱讀
    高頻<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>“避坑指南”:4大核心技巧讓信號完整性提升90%

    高速PCB設計EMI避坑指南:5個實戰技巧

    一站式PCBA加工廠家今天為大家講講高速PCB設計EMI有什么規則?高速電路PCB設計EMI方法與技巧。在高速
    的頭像 發表于 11-10 09:25 ?644次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>EMI避坑指南:5個實戰技巧

    深度解讀PCB設計布局準則

    無論您是在進行高速設計,還是正在設計一塊高速PCB,良好的電路板設計實踐都有助于確保您的設計能夠按預期工作并實現批量生產。在本指南中,我們匯總了適用于大多數現代電路板的一些基本PCB設計
    的頭像 發表于 09-01 14:24 ?7472次閱讀
    深度解讀<b class='flag-5'>PCB設計</b>布局準則

    高速PCB設計挑戰 Allegro Skill布線功能 自動創建match_group

    在進行高速PCB設計的過程中,常常會遇到一個挑戰,那就是高速信號的時序匹配問題。為了確保信號的同步到達,設計者需要對特定的高速信號組進行等長設計。手動進行這樣的操作可能會非常繁瑣且容易
    的頭像 發表于 06-16 11:54 ?2423次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>挑戰  Allegro Skill<b class='flag-5'>布線</b>功能 自動創建match_group

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規則6、1/4波長規則7、芯片引腳布線二、信號走線下方添加公共接地
    的頭像 發表于 05-28 19:34 ?2350次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    PCB設計如何用電源去耦電容改善高速信號質量

    PCB設計電源去耦電容改善高速信號質量?!What?Why? How?
    的頭像 發表于 05-19 14:27 ?794次閱讀
    <b class='flag-5'>PCB設計</b>如何用電源去耦電容改善<b class='flag-5'>高速</b>信號質量

    符合EMC的PCB設計準則

    時源芯微專業EMC/EMI/EMS整改 EMC防護器件 就ESD問題而言,設計上需要注意的地方很多,尤其是關于GND布線的設計及線距,PCB設計中應該注意的要點: (1) PCB板邊間距規范:
    的頭像 發表于 05-15 16:42 ?865次閱讀

    高層數層疊結構PCB布線策略

    高層數 PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數字接口到具有不同信號完整性要求的多個高速數字接口。從
    的頭像 發表于 05-07 14:50 ?1641次閱讀
    高層數層疊結構<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進入新的時代后,這對于PCB板的設計提出了更高的要求。本文正是基于這種背景下,對高速PCB設計中最重要的環節之一一電源
    發表于 04-29 17:31

    DDR模塊的PCB設計要點

    高速PCB設計中,DDR模塊是絕對繞不過去的一關。無論你用的是DDR、DDR2還是DDR3,只要設計不規范,后果就是——信號反射、時序混亂、系統頻繁死機。
    的頭像 發表于 04-29 13:51 ?2901次閱讀
    DDR模塊的<b class='flag-5'>PCB設計</b>要點

    必學!PCB設計布線技巧、電機控制、電源管理設計教程等精華資料

    1、建議收藏,這31條PCB設計布線技巧相信大家在做PCB設計時,都會發現布線這個環節必不可少,而且布線的合理性,也決定了
    的頭像 發表于 04-22 08:05 ?644次閱讀
    必學!<b class='flag-5'>PCB設計</b><b class='flag-5'>布線</b>技巧、電機控制、電源管理設計教程等精華資料

    建議收藏,這31條PCB設計布線技巧

    相信大家在做PCB設計時,都會發現布線這個環節必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產成本的高低,同時還能體現出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達到
    發表于 04-19 10:46

    PCB】四層電路板的PCB設計

    摘要 詳細介紹有關電路板的PCB設計過程以及應注意的問題。在設計過程中針對普通元器件及一些特殊元器件采用不同的布局原則;比較手工布線、自動布線及交互式 布線的優點及不足之處;介紹
    發表于 03-12 13:31