在現代通信中，發射機的射頻功放大多是非線性的，而且這往往就是系統非線性的主要來源。功放的非線性會給系統帶來很多負面的影響，使整個系統的性能降低很多，因此，現代的調制技術對系統的線性化程度要求也越來越高，如何克服功放的非線性，提高系統的線性化程度，就成了通信領域的一個重要課題和研究熱點。提高系統線性有很多方法，預失真技術是當前，實現最方便，成本最低也是發展最快、最有前途的技術之一。預失真技術是通過在功放前構造非線性失真的逆特性，來實現線性化的目的;并通過比較系統輸出和理想期望響應之間的差值，來自適應更新逆模型的參數，從而更好的調試功放的輸出，以適應功放的非線性漂移。隨著預失真理論研究的深入和數字技術的不斷成熟，數字預失真技術的發展非常迅速。本文論述了功放的非線性和預失真技術的理論，重點研究了適用于該場合的自適應算法，并對算法進行了仿真;用verilog設計了自適應數字基帶預失真器，寫出了寄存器傳輸級代碼，并進行了仿真和綜合。本文第一章簡要介紹了預失真技術的相關背景;第二章論述了功放非線性的相關內容;第三章歸納了克服功放非線性的多種方法，重點介紹了預失真的技術和理論，給出了相關算法，并通過matlab仿真驗證了自適應算法的正確性和預失真的有效性，這是本文的理論基礎和依據;第四章數字基帶預失真技術，并對此做了概括說明;第五章詳細闡述了重點模塊的總體設計思想、電路組成結構、實現技巧和實現的關鍵點等，這是全文的重點;給出了仿真結果和綜合結果，并在此基礎上作出了結論。本文設計的預失真器具有以下特點：流水線設計，使得系統可以在較高的頻率穩定的工作。最高工作頻率可達153MHz。支持基帶輸入信號有正有負，最多可帶8位小數（二進制），即精度可以達到2561。資源節省，普通FPGA即可支持。從仿真結果和綜合結果可以看出，本文所設計的預失真器，功能正確，實際效果也比較理想，同時兼顧了資源和速度的平衡，系統的各項性能指標均達到了一定的實際應用的要求。