tms320dm6467t（也稱為dm6467t）利用ti的davinci?技術來滿足下一代嵌入式設備的網(wǎng)絡媒體編碼和解碼數(shù)字媒體處理需求。

　　DM6467T使原始設備制造商和ODM能夠快速將具有強大操作性能的設備推向市場

　　通過完全集成的混合處理器解決方案的最大靈活性，系統(tǒng)支持、豐富的用戶界面、高處理性能和長電池壽命。

　　DM6467T的雙核架構結合了高性能的tms320c64x+dsp內核和

　　ARM926EJ-S核心。

　　ARM926EJ-S是一個32位RISC處理器核心，執(zhí)行32位或16位指令和

　　處理32位、16位或8位數(shù)據(jù)。核心采用流水線，使處理器和內存系統(tǒng)的所有部分都可以連續(xù)運行。

　　臂芯包括：

　　?協(xié)處理器15（CP15）和保護模塊

　　?數(shù)據(jù)和程序內存管理單元（MMU），帶表查詢緩沖區(qū)。

　　?單獨的16K字節(jié)指令和8K字節(jié)數(shù)據(jù)緩存。兩者都是與virtualindex虛擬標記（vivt）四向關聯(lián)的。

　　tms320c64x+？dsp是tms320c6000？dsp平臺中性能最高的定點dsp。它基于德州儀器公司（ti）開發(fā)的第二代高性能高級超長指令字（vliw）體系結構的增強版本，使這些dsp核成為數(shù)字媒體應用的最佳選擇。C64X是C6000?DSP平臺的可編解碼器兼容成員。tms320c64x+dsp是c64x+dsp的一個增強，具有附加的功能和擴展的指令集。

　　除非另有說明，否則對c64x dsp或c64x cpu的任何引用也分別適用于c64x+dsp和c64x+cpu。

　　C64X+內核以1 GHz的時鐘速率每秒高達8000萬條指令（MIPS）的性能，為高性能的DSP編程挑戰(zhàn)提供了解決方案。dsp核具有高速控制器的操作靈活性和陣列處理器的數(shù)值運算能力。c64x+dsp核心處理器有64個32位字長的通用寄存器和8個高度獨立的功能單元，2個32位結果乘法器和6個算術邏輯單元（alu），這8個功能單元包括加速視頻性能的指令以及成像應用。數(shù)字信號處理器的核心可以產(chǎn)生4個16位乘法累加（macs）每周期總計400000000 macs每秒（mmacs），或8個8位macs每周期總計8000 mmacs。有關c64x+dsp的更多詳細信息，請參閱《tms320c64x/c64x+dsp cpu和指令集參考指南》（文獻號：spru732）。

　　DM6467T還具有特定于應用程序的硬件邏輯、片上存儲器和與其他C6000 DSP平臺設備類似的附加片上外圍設備。DM6467T核心使用基于緩存的兩級體系結構。一級程序緩存（l1p）是256k位直接映射緩存，一級數(shù)據(jù)緩存（l1d）是640k位雙向集合關聯(lián)緩存。二級內存/緩存（L2）由512K位內存空間組成，在程序和數(shù)據(jù)空間之間共享。二級內存可以配置為映射內存、緩存或二者的組合。

　　外圍設備包括：一個可配置的視頻端口；一個10/100/1000mb/s以太網(wǎng)mac（emac），帶有管理數(shù)據(jù)輸入/輸出（mdio）模塊；一個4位傳輸/4位接收vlynq接口；一個集成電路（i2c）總線接口；一個多通道音頻串行端口（mcasp0）帶4個串行器；一個帶單個傳輸串行器的輔助多通道音頻串行端口（MCAS1）；2個64位通用定時器，每個可配置為2個獨立的32位定時器；1個64位看門狗定時器；一個可配置的32位主機端口接口（HPI）；最多33個通用管腳-具有可編程中斷/事件生成模式的專用輸入/輸出（GPIO），與其他外設多路復用；3個UART/IRDA/CIR接口與UART0上的調制解調器接口信號；2個脈沖寬度調制器（PWM）外設；一個ata/atapi-6接口；一個66MHz外設組件接口E（PCI）和2個外部存儲器接口：一個異步外部存儲器接口（EMIFA）用于較慢的存儲器/外圍設備，一個高速同步存儲器接口用于DDR2。