任務

　　設計一個簡易數字信號傳輸性能分析儀，實現數字信號傳輸性能測試；同時，設計三個低通濾波器和一個偽隨機信號發生器用來模擬傳輸信道。

　　簡易數字信號傳輸性能分析儀的框圖如圖 1 所示。圖中，V1 和 V1-clock 是數字信號發生器產生的數字信號和相應的時鐘信號；V2 是經過濾波器濾波后的輸出信號；V3 是偽隨機信號發生器產生的偽隨機信號；V2a 是V2 信號與經過電容C的V3 信號之和，作為數字信號分析電路的輸入信號； V4 和V4-syn 是數字信號分析電路輸出的信號和提取的同步信號。

　　（二）、要求

　　1．基本要求

　　（1）設計并制作一個數字信號發生器：

　　a）數字信號V1 為f1（x） =1+ x 2 + x 3 + x 4 + x 8的 m 序列，其時鐘信號為V1-clock；

　　b）數據率為10~100kbps，按10kbps 步進可調。數據率誤差絕對值不大于1％；

　　c）輸出信號為TTL 電平。

　　（2）設計三個低通濾波器，用來模擬傳輸信道的幅頻特性：

　　a）每個濾波器帶外衰減不少于40dB/十倍頻程；

　　b）三個濾波器的截止頻率分別為100kHz、200kHz、500kHz，截止頻率誤差絕對值不大于10％；

　　c）濾波器的通帶增益AF 在0.2~4.0 范圍內可調。

　　（3）設計一個偽隨機信號發生器用來模擬信道噪聲：

　　a）偽隨機信號V3 為f2 （x） =1+ x + x 4 + x 5 + x 12的 m序列；

　　b）數據率為10Mbps，誤差絕對值不大于1％；

　　c）輸出信號峰峰值為100mV，誤差絕對值不大于10% 。

　　（4）利用數字信號發生器產生的時鐘信號V1-clock 進行同步，顯示數字信號V2a 的信號眼圖，并測試眼幅度。

　　1.硬件設計

　　1.1 可變時鐘源電路設計

　　用單片機AT89S51控制由AD9851組成的DDS電路，產生頻率可變的方波，給m序列提供時鐘信號。時鐘源電路主要包括單片機AT89S51的最小系統、DDS電路、LCD12864顯示電路以及矩陣鍵盤電路。其中單片機的最小系統包括復位電路與晶振電路。DDS模塊主要有AD9851及其外圍電路組成。可變時鐘源電路的系統框圖如圖1所示。

　　從圖1中可以看出通過矩陣鍵盤向單片機AT89S51輸入所需信號源的頻率，單片機通過控制AD9851來產生對應頻率的方波，并且通過LCD12864顯示屏把有關數據顯示出來。

　　AT89S51是一種低功耗，高性能COMS 8位單片機，片內含4k 字節ISP的可反復擦寫1000次的Flash只讀程序存儲器，器件采用ATMEL公司的高密度、非易失性存儲技術制造，兼容標準MCS-51指令系統及80C51引腳結構，芯片內集成了通用8位中央處理器和ISP Flash存儲單元。含有6個中斷源，有片內振蕩器和時鐘電路。 AT89S51單片機實現了ISP的在線下載功能，方便下載操作。