傳統(tǒng)的大型LED顯示屏系統(tǒng)以單片機MCU、ARM 或PLD為核心控制芯片，以FPGA為核心的led顯示屏控制系統(tǒng)設計實現(xiàn)起來比較復雜，并且需要以高性能的FPGA芯片作為基礎，而以微處理器為核心的LED顯示屏控制系統(tǒng)不夠靈活，在改變LED屏幕顯示尺寸時，需要大幅修改系統(tǒng)設計，PLD雖在處理速度上有較大提高且能很好地控制多模塊顯示，但其在時序電路描述方面明顯不如FPGA。提出了基于FPGA與單片機MCU的大型LED顯示屏系統(tǒng)設計方案，該系統(tǒng)中FPGA為主控制單元，單片機為掃描控制單元，該方案簡化電路，提高系統(tǒng)的靈活性和可靠性。實踐仿真結果表明：系統(tǒng)顯示內(nèi)容較多，能較好地支持彩色顯示，降低了功耗，實現(xiàn)了現(xiàn)場實時控制顯示。

　　隨著平板顯示技術的不斷更新，大型LED顯示系統(tǒng)利用發(fā)光二極管構成的點陣模塊或像素單元組成大面積顯示屏，主要顯示字符、圖像等信息，具有低功耗、低成本、高亮度、長壽命、寬視角等優(yōu)點。近年來廣泛應用在證券交易所、車站機場、體育場館、道路交通、廣告媒體等場所。

　　通常用單一單片機作為主控器件控制和協(xié)調(diào)大屏幕顯示。由多片單片機構成的多處理器系統(tǒng)，其中一片作為主CPU，其他作為子CPU共同控制大屏幕的顯示，該系統(tǒng)可以減輕主CPU 的負擔，提高了LED點陣的刷新頻率。但單片機的驅動頻率有限，無法驅動等分辨率LED屏幕，尤其是對于多灰度級彩色大屏幕，數(shù)據(jù)送到顯示屏之前要進行灰度調(diào)制重現(xiàn)圖像的色彩，對數(shù)據(jù)的處理速度要求更高，單片機控制在速度上無法滿足上述要求。因此該方案主要應用于實時性要求不高的場合，主要進行一些文字、圖片等靜態(tài)異步顯示的控制。視頻圖像信號頻率高、數(shù)據(jù)量大，要求實時處理，采用FPGA/CPLD設計控制電路，其中的同步控制、主從控制、讀寫控制和灰度調(diào)制等大量電路進行了集成，簡化系統(tǒng)結構，便于調(diào)試且系統(tǒng)結構緊湊，工作可靠。與單片機控制電路相比，電路結構明顯簡潔，電路的面積減小，可靠性增強，調(diào)試也更為簡單，由于FPGA/CPLD可以并行處理多個進程，比起單片機對任務的順序處理效率更高，點陣的刷新頻率也隨之提高。

　　對實時性要求較高、數(shù)據(jù)量較大的場合下，可編程邏輯器件是首選的核心數(shù)據(jù)處理器。本系統(tǒng)考慮對于傳輸視頻數(shù)據(jù)大小和驅動LED大屏幕刷新頻率的要求，LED發(fā)送卡、接收卡均采用FPGA作為核心處理器，筆者選擇Xilinx公司基于90nm工藝制造的XC3S250E-FTG256，內(nèi)有25萬邏輯門，最高頻率可以達到600MHz，完全可以滿足系統(tǒng)速度的要求在系統(tǒng)中作為掃描控制單元，同時以MCU芯片為主控制單元。采用該方案可以有效簡化顯示屏的電路結構，從而提高了整個控制系統(tǒng)的靈活性和可靠性。

　　1 系統(tǒng)的組成和工作原理

　　該系統(tǒng)采用89C51單片機和SDRAM 組成控制中心，由基于Xilinx公司的FPGA的90nm工藝制造的XC3S250E-FTG256和RAM 組成掃描控制模塊，以FLASH作為存儲器模塊，采用以太網(wǎng)傳輸數(shù)據(jù)，組成LED屏的控制系統(tǒng)。系統(tǒng)結構如圖1所示。其工作原理為：主機通過TFTP協(xié)議將圖片傳輸給系統(tǒng)以太網(wǎng)接口模塊，以太網(wǎng)接口模塊解析協(xié)議，接收圖片數(shù)據(jù)，然后將數(shù)據(jù)傳輸給MCU，MCU 將接收到的數(shù)據(jù)寫入存儲模塊NAND FLASH.在顯示時，MCU讀取FLASH 中的數(shù)據(jù)，通過SPI接口將數(shù)據(jù)傳輸給FPGA掃描控制模塊，經(jīng)掃描控制模塊處理后傳輸?shù)絃ED屏幕上顯示。

　　2 硬件系統(tǒng)設計

　　2.1存儲器電路設計

　　本系統(tǒng)中需要用2片RAM 芯片作為緩存來存儲視頻數(shù)據(jù)，并以乒乓方式進行快速讀寫操作。目前主要有動態(tài)存儲器（DRAM）和靜態(tài)存儲器（SRAM），SRAM 的讀寫時間短，靜態(tài)功耗比較低，總線利用率高，它不需要刷新電路就能保存內(nèi)部存儲的數(shù)據(jù)，但是它的集成度較低，相同的容量占用體積大，價格較高，主要用于性能要求較高的領域。