我們將要討論的一個重要主題是適用于模擬/數字混合信號環境的接地技術。事實上，高質量接地這個問題可以—也必然影響到混合信號 PCB 設計的整個布局原則。目前的信號處理系統一般需要混合信號器件，例如模數轉換器（ADC）、數模轉換器（DAC）和快速數字信號處理器（DSP）。由于需要處理寬動態范圍的模擬信號，因此必須使用高性能 ADC和 DAC。在惡劣的數字環境內，能否保持寬動態范圍和低噪聲與采用良好的高速電路設計技術密切相關，包括適當的信號布線、去耦和接地。過去，一般認為“高精度、低速”電路與所謂的“高速”電路有所不同。對于 ADC 和 DAC，采樣（或更新）頻率一般用作區分速度標準。不過，以下兩個示例顯示，實際操作中，目前大多數信號處理 IC 真正實現了“高速”，因此必須作為此類器件來對待，才能保持高性能。DSP、ADC 和 DAC 均是如此。所有適合信號處理應用的采樣 ADC（內置采樣保持電路的ADC）均采用具有快速上升和下降時間（一般為數納秒）的高速時鐘工作，即使呑吐量看似較低也必須視為高速器件。例如，中速 12 位逐次逼近型（SAR） ADC 可采用 10 MHz 內部時鐘工作，而采樣速率僅為 500 kSPS。Σ-Δ 型 ADC 具有高過采樣比，因此還需要高速時鐘。即使是高分辨率的所謂“低頻”工業測量 ADC（例如 AD77xx-系列）吞吐速率達到 10 Hz 至 7.5 kHz，也采用 5 MHz 或更高時鐘頻率工作，并且提供高達 24 位的分辨率。更復雜的是，混合信號 IC 具有模擬和數字兩種端口，因此如何使用適當的接地技術就顯示更加錯綜復雜。此外，某些混合信號 IC 具有相對較低的數字電流，而另一些具有高數字電流。很多情況下，這兩種類型的 IC 需要不同的處理，以實現最佳接地。數字和模擬設計工程師傾向于從不同角度考察混合信號器件，本文旨在說明適用于大多數混合信號器件的一般接地原則，而不必了解內部電路的具體細節。