板級高速電路設計主要包括以下幾個方面：

　　1. 高速的FPGA設計

　　如FPGA輸入、輸出時序的約束、管腳分配、I/O Buffer 選擇等，另外目前很多高端的FPGA都集成了高速的SERDES以及高速總線接口需要FPGA和PCB協同設計。

　　2. 復雜的高速PCB設計

　　如器件封裝選擇、板材的選擇、疊層設計、芯片之間互連的拓撲方案確定、時序設計、端接措施等方面。

　　3. 高達數GHz的高速串行總線的設計

　　隨著對總線帶寬和速度的要求越來越高，出現了高速串行總線，主要應用在板間互連、乃至機框系統互連。

　　4. 數/模混合電路設計以及電源系統設計

　　著速度的越來越高，高速電路設計也越來越富有挑戰性，主要面對如下幾方面的

　　挑戰：

　　1. 復雜高速硬件系統設計的快速收斂

　　通信行業激烈的市場競爭要求產品的開發周期越來越短，成本越低越好，因此需要減少設計的反復次數，盡量做到“right the first time”，從而縮短研發周期降低成本。

　　2. 嚴格的整機可靠性指標：EMC/EMI、ESD、環境試驗等

　　國際和國內標準都對可靠性指標制定了相應的標準，可以說滿足EMC、安規等要求也是打開國際市場的“鑰匙”之一。隨著系統和單板的日益復雜，那么以往的解決可靠性問題的手段（即往往在產品基本完成之后才想起進行可靠性實驗，并修修補補試圖通過可靠性實驗）顯然已經無法滿足時間和成本的要求。為了達到可靠性要求，必須嚴格控制產品開發的各個環節，如將信號完整性分析納入系統劃分規劃階段以有效保證可靠性指標。

　　3. 功能實現的基礎上，性能指標的競爭是關鍵。

　　功能的實現不代表性能可以提高上去。如何讓器件發揮最大的性能，也成為高速設計的重點。設計水平的競爭已從功能實現轉向性能指標。

　　4. 現代通信系統的復雜性不斷上升。

　　高速、高密度、高集成度、數模混合電路，甚至有ASIC、FPGA等自研芯片在同一個系統中工作，同時又要保證系統的穩定，這些都使得現代通信系統越來越復雜。

　　整體設計水平的提高。