在此參考指南中描述的DMA模塊是0型DMA。參見TMS320C28xx、28xxxDSP外圍參考指南（SPRU566），了解具有相同類型的DMA模塊的所有設備的列表、確定類型之間的差異，以及類型內特定于設備的差異的列表。

　　此文檔使用以下約定。

　　●十六進制數字用后綴h或前導0x表示。例如，以下數字是40個十六進制（十進制64）：40h或0x40。

　　本文件中的寄存器如圖所示，表中描述。

　　每一個寄存器圖形顯示一個矩形，該字段被劃分為表示寄存器字段的字段。每個字段都用它的位名、上面的開始和結束位號以及下面的讀/寫屬性來標記。圖例解釋了用于屬性的符號。

　　-寄存器單元中的保留位指定用于將來設備擴展的位。

　　直接存儲器存取（DMA）模塊提供一種硬件方法，用于在外圍設備和/或存儲器之間傳輸數據，而不受CPU的干擾，從而釋放帶寬用于其他系統功能。此外，DMA具有在傳輸數據時正交地重新排列數據的能力，以及緩沖區之間的“乒乓”數據。這些特征對于將數據結構化成塊以進行最佳CPU處理是有用的。

　　1.數字信號控制器（DSC）的強度不是純粹以處理器速度來衡量的，而是以整個系統的能力來衡量的。作為等式的一部分，任何時候給定函數的CPU帶寬可以減小，系統能力就越大。許多時候，應用程序花費大量的帶寬來移動數據，無論是從片外存儲器到片上存儲器，還是從外圍設備，如模數轉換器（ADC）到RAM，甚至從一個外圍設備到另一個外圍設備。此外，這種數據多次出現不利于CPU的最佳處理能力的格式。本參考指南中描述的DMA模塊能夠釋放CPU帶寬，并將數據重新排列成用于更流線化處理的模式。

　　DMA模塊是基于事件的機器，意味著它需要一個外圍中斷觸發器來啟動DMA傳輸。雖然可以通過將定時器配置為中斷觸發源來將其制成周期性的時間驅動機器，但是模塊本身沒有周期性地開始內存傳輸的機制。六個DMA信道中的每一個的中斷觸發源可以單獨配置，并且每個信道包含它自己的獨立PIE中斷，以便讓CPU知道DMA傳輸何時開始或完成。六個通道中的五個完全相同，而通道1有一個額外的特性：能夠以比其他通道更高的優先級進行配置。DMA的核心是狀態機和緊密耦合的地址控制邏輯。正是這種地址控制邏輯允許在傳輸期間重新排列數據塊以及在緩沖區之間進行乒乓數據的處理。這些特性中的每一個以及其他將在本文檔中詳細討論。