基于TIDSP數(shù)字信號(hào)處理器的通用信號(hào)處理板在聲納、雷達(dá)信號(hào)處理中已經(jīng)有著廣泛的應(yīng)用。但在一些實(shí)時(shí)性要求很高的場合，單板多DSP系統(tǒng)并不能完成高速的數(shù)據(jù)采集傳輸和大量的數(shù)據(jù)分析處理工作，從而需要一個(gè)由信號(hào)采集板和信號(hào)處理板組成的多子板系統(tǒng)實(shí)現(xiàn)高速實(shí)時(shí)處理。借助多板多DSP并行處理技術(shù)，能夠開放性地實(shí)現(xiàn)實(shí)時(shí)性強(qiáng)、精度高、動(dòng)態(tài)范圍大和高數(shù)據(jù)吞吐量連接網(wǎng)絡(luò)的大規(guī)模并行處理系統(tǒng)。此時(shí)，數(shù)據(jù)的板間傳輸成為這些系統(tǒng)的設(shè)計(jì)瓶頸。
　　本文將介紹一種基于FPDP和VME雙總線的高速實(shí)時(shí)信號(hào)處理結(jié)構(gòu)可重組多子板系統(tǒng)，并著重分析該系統(tǒng)核心子板——多DSP通用并行處理系統(tǒng)的硬件設(shè)計(jì)和原理框圖。
　　2、多子板系統(tǒng)總體設(shè)計(jì)
　　2.1 系統(tǒng)結(jié)構(gòu)分析
　　本系統(tǒng)是依托于標(biāo)準(zhǔn)VME機(jī)箱的高速實(shí)時(shí)信號(hào)處理結(jié)構(gòu)可重組多子板系統(tǒng)。它由上位機(jī)、下位機(jī)和VME機(jī)箱構(gòu)成。結(jié)構(gòu)框圖如圖1所示，它具有以下5個(gè)特點(diǎn)：
　　
　　1．上位機(jī)為工控機(jī)，下位機(jī)由多塊數(shù)據(jù)采集板和DSP信號(hào)處理板組成。
　　2．DSP信號(hào)處理板采用一主三從的多DSP并行處理結(jié)構(gòu)。
　　3．每個(gè)下位機(jī)都通過標(biāo)準(zhǔn)的總線接口與上位機(jī)相連，上位機(jī)對(duì)下位機(jī)起主導(dǎo)作用，它可以通過公共總線下載或更新下位機(jī)上的DSP、FPGA等處理器程序，并且隨時(shí)監(jiān)控?cái)?shù)據(jù)。
　　4．各子板之間數(shù)據(jù)通過專門的總線傳輸，不通過上位機(jī)統(tǒng)一分配調(diào)度。
　　5．系統(tǒng)結(jié)構(gòu)靈活多變，具有一定可重組性。系統(tǒng)各類子板都做了可擴(kuò)展性設(shè)計(jì)。
　　系統(tǒng)結(jié)構(gòu)可重組性主要解決數(shù)據(jù)采集通道擴(kuò)展和信號(hào)處理算法多樣性等各類問題。系統(tǒng)結(jié)構(gòu)可重組性表現(xiàn)為一方面數(shù)據(jù)采集可選用單通道結(jié)構(gòu)或者多通道結(jié)構(gòu)，另一方面DSP子板可根據(jù)所實(shí)現(xiàn)的信號(hào)處理算法性能和各通道采集數(shù)據(jù)的數(shù)量及相關(guān)性而組合多板串行分步處理結(jié)構(gòu)或者多板獨(dú)立并行處理結(jié)構(gòu)。
　　在圖1中，系統(tǒng)除去DSP1X等板，保留DSP1Y、2……M板的結(jié)構(gòu)是多板串行分步處理結(jié)構(gòu)：各通道數(shù)據(jù)通過數(shù)據(jù)傳輸總線依次傳送至DSP1Y板進(jìn)行第一步處理，DSP1Y板然后將運(yùn)算結(jié)果傳送至DSP2板進(jìn)行下一步處理，以此類推直至完成各步處理得出最終結(jié)果。相反，系統(tǒng)除去DSP2……M板，保留DSP1X……1Y板的結(jié)構(gòu)便是多板獨(dú)立并行處理結(jié)構(gòu)：各通道數(shù)據(jù)通過同一數(shù)據(jù)總線依次或者不同總線同時(shí)傳至各自相對(duì)應(yīng)的DSP1X……1Y板進(jìn)行獨(dú)立并行處理。當(dāng)然在數(shù)據(jù)量極大或者算法極其復(fù)雜的情況下，我們還可以將系統(tǒng)重組成串行和并行混合處理的結(jié)構(gòu)。
　　2.2 基于FPDP和VME總線的板間通訊設(shè)計(jì)
　　VME總線是軍用標(biāo)準(zhǔn)總線的主流類型，其技術(shù)成熟可靠，發(fā)展時(shí)間長，廣泛應(yīng)用于水下通信、雷達(dá)聲納、軟件無線電等領(lǐng)域?；贒SP程序下載和數(shù)據(jù)監(jiān)控的高穩(wěn)定性要求，我們在系統(tǒng)中采用VME總線實(shí)現(xiàn)上位機(jī)與下位機(jī)的板間通訊。下位機(jī)之間的通訊主要涉及到的是數(shù)據(jù)傳輸。VME總線對(duì)于此類傳輸就具有協(xié)議復(fù)雜，調(diào)試?yán)щy以及速度慢等弱點(diǎn)。因此我們采用目前通用的高速數(shù)據(jù)傳輸總線FPDP實(shí)現(xiàn)下位機(jī)之間通訊。
　　FPDP（front panel data port）前面板數(shù)據(jù)口協(xié)議是由VITA Standards Organization提出的?；谧钚〉却龝r(shí)間與精確傳輸速率，F(xiàn)PDP總線用于在兩個(gè)或多個(gè)VME總線子板之間提供高速數(shù)據(jù)傳輸，總線寬度為32bit，通過80線帶狀電纜連接。單一發(fā)送設(shè)備，沒有總線沖突，協(xié)議不包含地址和仲裁周期。數(shù)據(jù)傳輸速率完全由發(fā)送設(shè)備的時(shí)鐘決定，TTL時(shí)鐘strobe頻率最高為20MHz，±PECL data strobe的頻率最高為40MHz，因此數(shù)據(jù)傳輸最大帶寬為160MB/S。
　　基于FPDP總線的高速數(shù)據(jù)板間傳輸設(shè)計(jì)實(shí)現(xiàn)分為信號(hào)發(fā)送和信號(hào)接收兩部分。它包括FPDP主發(fā)送端（FPDP/TM）、發(fā)送端（FPDP/T）、FPDP主接收端（FPDP/RM）和接收端（FPDP/R）。FPDP總線可擴(kuò)展為一個(gè)主發(fā)送端、多個(gè)發(fā)送端和一個(gè)主接收端、多個(gè)接收端的形式。這種可擴(kuò)展傳輸結(jié)構(gòu)完全符合本文介紹的高速信號(hào)處理系統(tǒng)各種結(jié)構(gòu)下多種數(shù)據(jù)傳輸方式要求。如圖1所示，在系統(tǒng)中，子板通訊采用多條FPDP總線。數(shù)據(jù)采集板只設(shè)計(jì)有FPDP/TM接口，主要負(fù)責(zé)各通道數(shù)據(jù)采集發(fā)送。DSP信號(hào)處理板同時(shí)設(shè)計(jì)有FPDP/TM和FPDP/RM接口，配合系統(tǒng)結(jié)構(gòu)重組。系統(tǒng)處于多板獨(dú)立并行處理結(jié)構(gòu)時(shí)，DSP板啟動(dòng)RM模塊，只做數(shù)據(jù)接收終端。系統(tǒng)處于多板串行結(jié)構(gòu)時(shí)，前板的FPDP/TM與后板的FPDP/RM相接，構(gòu)成獨(dú)立的FPDP總線，從而配合多個(gè)DSP板流水作業(yè)。在多通道或者多板并行處理結(jié)構(gòu)中，每個(gè)FPDP總線上，必須且只能設(shè)定一個(gè)主接收端和一個(gè)主發(fā)送端。
　　在系統(tǒng)中我們可以通過硬件編程、開關(guān)和軟件修改對(duì)FPDP/TM、FPDP/RM進(jìn)行配置，實(shí)現(xiàn)各個(gè)系統(tǒng)結(jié)構(gòu)中數(shù)據(jù)實(shí)時(shí)多向傳輸。
　　3、并行處理系統(tǒng)板極設(shè)計(jì)
　　3.1 單板結(jié)構(gòu)及功能描述
　　本文介紹的高速實(shí)時(shí)信號(hào)處理系統(tǒng)，其核心子板是多DSP并行處理機(jī)。它包括多DSP模塊、VME總線模塊和FPDP總線模塊。DSP選用TMS320C6701芯片，它是TI公司第一代采用VelociTITM高性能超長指令字結(jié)構(gòu)的高性能32位浮點(diǎn)型數(shù)字型號(hào)處理器，其運(yùn)行時(shí)鐘頻率最高可達(dá)167MHz，峰值處理速度可以達(dá)到1GFLOPS和34MMACS的運(yùn)算能力。