電子電路中，共阻抗干擾對電路的正常工作帶來很大影響。在PCB電路設計中，尤其在高頻電路的PCB設計中，必須防止地線的共阻抗所帶來的影響。通過對共阻抗干擾形式的分析，詳細介紹一點接地在電子電路中，特別是在高頻電路中對共阻抗干擾的抑制作用，以及采用一點接地防止共阻抗應注意的問題。
　　同時對PCB板內地線布局的主要形式和要求進行了簡要闡述。
　　0前言
　　在電子電路中，多數元器件都要通過地線形成回路，線設計合理與否，直接影響電路的工作。盡可能地降低由于地線設計不和理產生對信號傳輸的干擾。
　　在電路圖中，接地常用符號來表示，表示電路中的零電位，并用來作為電路的其他各點的公共參考點。電路的各點電壓、電流和信號電平的大小均是以地線作為基準電壓來表示的。在閱讀電路圖和理解電路工作狀態時，常把地線和各接地點之間視作無電位差的零電位點。而在實際電路工作中，由于地線的阻抗（電阻、電感）的存在，會產生一定的電位差。這些電位差的存在，必然對電路的工作帶來影響。在PCB設計中必須注意和消除地線阻抗的影響。
　　1地線對電路產生干擾的形式
　　1. 1全電流共阻抗干擾
　　如圖1中，電路1和電路2通過公用地線AB與電源形成回路。線段AB可等效為一個電阻和電感的串聯回路，因而形成共阻抗效應。在工作時，電路1、2的電流變動，將引起A點電位變化，使電路1、2相互產生干擾。如電路2有輸出至電路3，干擾也將竄入電路3中，因此形成全電流共阻抗干擾。
　　例如有一段長為10cm，寬為1. 5cm的印制導線，其銅箔厚度為50微米，導線電阻為：
　　
　　若ρ= 0. 02，則R約為0. 026Ω。當電路1工作在低頻時，電路的交變電流為1A，則在這段印制導線上約產生0.026V的交變電壓降而作用在電路2上。在高頻時，地線的共阻抗干擾，主要以導線的電感為主。當一段導線長度遠大于其寬度時，導線的自感量可按0. 8微亨/米計算。同樣一段長10cm的導線，當其通過的工作頻率為30MHz時，此段導線所呈現的感抗RL= 2πL≈16Ω。可見在頻率升高時，導線的感抗將比導線本身的電阻要大幾個數量級。即使導線中流過很小的高頻電流，如為10mA，在導線上將產生0.16V的高頻電壓。因而，對于高頻電路，在制作PCB時，印制導線要盡可能短，以減少導線感抗對電路帶來的損耗與干擾。
　　
　　圖1地線共阻抗干擾