邏輯分析儀是利用時鐘從測試設備上采集和顯示數字信號的儀器，最主要作用在于時序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級，通常只顯示兩個電壓（邏輯1和0），因此設定了參考電壓后，邏輯分析儀將被測信號通過比較器進行判定，高于參考電壓者為High，低于參考電壓者為Low，在High與Low之間形成數字波形。邏輯分析儀與示波器相同，是通過采集指定的信號，并通過圖形化的方式展示給開發人員，開發人員根據這些圖形化信號按照協議分析出是否出錯。盡管圖形化的顯示已經給開發人員帶來不少的方便，但是人工將一串串信號分析出來不僅麻煩而且極易出錯。在這個科技高速發展的社會，一切都在追求高效率。自動化、智能化已經成為協議分析的發展方向。在這個思想的指引下各種測試儀器的協議分析功能出現并發展起來。目前大多數開發人員通過邏輯分析儀等測試工具的協議分析功能可以很輕松的發現錯誤、調試硬件、加快開發進度，為高速度、高質量完成工程提供保障。邏輯分析儀的工作過程就是數據采集、存儲、觸發、顯示的過程，由于它采用數字存儲技術，可將數據采集工作和顯示工作分開進行，也可同時進行，必要時，對存儲的數據可以反復進行顯示，以利于對問題的分析和研究。

　ELA的工作原理及特點

　　一個嵌入式系統裝置一般都由嵌入式計算機系統和執行裝置組成，嵌入式計算機系統是整個嵌入式系統的核心，由硬件層、中間層、系統軟件層和應用軟件層組成。執行裝置也稱為被控對象，它可以接受嵌入式計算機系統發出的控制命令，執行所規定的操作或任務。執行裝置可以很簡單，如手機上的一個微小型的電機，當手機處于震動接收狀態時打開；也可以很復雜，如SONY智能機器狗，上面集成了多個微小型控制電機和多種傳感器，從而可以執行各種復雜的動作和感受各種狀態信息。嵌入式邏輯分析儀的組成框圖如圖1所示，主要分為硬件部分和軟件部分。硬件部分由待測設計（DUT）、嵌入到FPGA中的ELA IP核、RAM存儲單元以及JTAG接口組成；軟件部分由用戶設計軟件和集成在其中的ELA在線調試軟件組成。ELA的工作原理為：設置ELA在線調試軟件中需要監測的信號、觸發邏輯、采樣深度和時鐘信號等各項參數；把設置好的ELA文件與用戶設計編譯綜合后一起下載到FPGA中；運行ELA，如果滿足觸發條件，ELA就在時鐘的上升沿對被測信號采樣，并儲存在RAM存儲單元中。

　　圖1嵌入式邏輯分析儀的組成框圖

　　嵌入式邏輯分析儀能夠方便地對設計進行在線調試，及時發現系統內部所存在的問題，無須對設計文件進行任何修改就可以得到內部節點或者I/O引腳的狀態。例如，SignalTap II支持多達1024個通道，采樣深度高達128Kb，時鐘支持超過200MHz，每個分析儀均有10級觸發輸入/輸出，從而增加了采樣的精度。