寄存器模型Register Model學(xué)習(xí)筆記
UVM的寄存器模型是一組高級(jí)抽象的類，用來(lái)對(duì)DUT中具有地址映射的寄存器和存儲(chǔ)器進(jìn)行建模。
數(shù)字IC驗(yàn)證和設(shè)計(jì)分工有何不同？
從coding的角度來(lái)看，DV的work load遠(yuǎn)比DE要大，所以有些公司為了滿足deadline....
DDR4-初始化、訓(xùn)練和校準(zhǔn)
上電與初始化是由一系列精心設(shè)計(jì)的步驟組成的序列（sequence）。一般來(lái)說(shuō)，在系統(tǒng)上電之后，ASI....
ASIC數(shù)字設(shè)計(jì)：前端設(shè)計(jì)、驗(yàn)證、后端實(shí)現(xiàn)
數(shù)字系統(tǒng)設(shè)計(jì)中有三個(gè)重要的設(shè)計(jì)級(jí)別概念：行為級(jí)（Behavior Level）、寄存器傳輸級(jí)（Reg....
靜態(tài)時(shí)序分析的基本概念和方法
引言 在同步電路設(shè)計(jì)中，時(shí)序是一個(gè)非常重要的因素，它決定了電路能否以預(yù)期的時(shí)鐘速率運(yùn)行。為了驗(yàn)證電路....
數(shù)字驗(yàn)證中Formal Verification在國(guó)內(nèi)的應(yīng)用以及前景如何？
這種中型規(guī)模的RTL如果用simulation，妥妥的一分鐘能跑十幾個(gè)sanity case，所以性....
工商網(wǎng)監(jiān)