我們正處于最大規模的計算潮流的風口浪尖——那就是由大數據驅動的AI （人工智能） 時代。要想成為這個時代的弄潮兒，就需要顯著提升處理器性能以及內存容量和延遲性。

當經典摩爾定律微縮速度日漸減緩，行業將面臨的挑戰正在日益嚴峻。而以上的要求便成為AI時代之所需。為繼續推動行業與時俱進的發展，我們需要在原子級層面就開始系統性的設計新型材料組合，用新架構和新設備成就人工智能的明天。談到計算機時代，它曾經由經典摩爾定律所代表，即依賴于少數材料以及通過光刻實現幾何尺寸縮小，從而提升芯片性能、功耗、尺寸及成本，通常稱為PPAC。而到了移動時代，我們看到原來用在經典摩爾定律中的系列材料達到物理極限，隨著器件架構的變化采用一些新型材料，例如從平面晶體管轉變到FinFETs來促進PPAC縮放。時至如今，對于人工智能時代而言，PPAC優化需要更多新型的其它材料。此外，尺寸縮小后，界面層在材料特征中的占比也越來越大，而在原子級層面設計材料成為需求的核心，同時也是重要挑戰。新型材料被需求的關鍵之處在于接觸孔和本地互聯，即最小層面的金屬互聯。它將晶體管與外界相連，目前我們使用的材料分別是鎢和銅（圖1）。

圖1：為持續提升器件性能，在最小、最關鍵的導電層需要的材料變化（來源：TECHINSIGHTS）新型材料應用材料公司在創新材料工程方面的突破性進展就是研發出一系列使用鈷作為導體制造晶體管接觸孔和互聯的產品。這是過去20多年來第一次對晶體管供電的金屬線做出改變。上一次變革還是在1997年開始使用銅。當我們持續看到新架構以及光刻技術進步的同時，芯片制造最巨大的變化將發生在材料領域。對比90年代使用的材料數量（很少），我們預計未來對新材料的需求數量將增長10倍，并可大幅提升人工智能時代的芯片性能。為何選擇鈷？由于電阻和間隙填充，在10nm節點使用鎢作為晶體管接觸孔金屬，其性能遭遇瓶頸。同樣，用銅在M0和M1層面制造的本地互聯也飽受間隙填充、電阻和可靠性的困擾——性能受限，芯片制造成本因此受影響。在7nm制程及以下技術節點用鈷代替鎢接觸孔和本地互聯銅則打破了上述性能瓶頸（圖2）。那么，鈷具有哪些優勢呢？與鎢相比，鈷能夠用更薄的阻擋層填補小尺寸特征，所以尺寸越小，固有電阻越高。

圖2：鈷將在最小導電層上取代鎢和銅制造鎢接觸孔需要相當厚的套筒，由一個雙材料疊層的阻擋層和一個成核層組成。這些薄膜的厚度不能隨著特征縮小而進一步降低，限制了導電金屬的可用體積。晶體管接觸孔縮小到12nm后，即達到物理極限，沒有多余的體積可用于鎢。更薄的襯墊阻擋層可以與鈷一起在關鍵尺寸（CD）15nm處使用（大致相當于7nm節點），可以使導電金屬性能增加3.7倍。

圖3：通過模擬論證了鈷能夠顯著提高性能采用鈷晶體管接觸孔會顯著降低電阻和變異性。基于內部研發數據，鈷接觸孔電阻低于87%，變異性從超過10歐姆（標準化）降至約0.06歐姆。由于電阻降低以及由于晶體管接觸孔變異性降低而導致的成品率損失降低，所以這些改進可以通過更低的功耗，實現更多的晶體管固有性能。即使突破了晶體管接觸孔的瓶頸，下一個性能瓶頸就是本地互聯銅線。雖然銅作為塊體金屬，電阻比鈷要低，但是在10-15nm范圍內有一個交叉點，鈷互聯在這個交叉點的電阻低于銅互聯。形成這個交叉點的原因是電子平均自由程，銅為~39nm，鈷為~10nm。電子平均自由程定義了電子在塊體材料中無散射情況下的行程長度。當特征低于平均自由程時，材料界面層和晶界發生明顯散射，導致電阻增加。更小的電子平均自由程使電子在窄線中流通，并減少碰撞，從而降低電阻。同時如前所述，鈷的阻擋層比銅更薄，因此鈷互聯線通孔的垂直電阻更低。綜合這些因素，鈷有助于釋放晶體管在7nm制程及以下技術節點的全部潛力。最后，我們通過5級環形振蕩器電路EDA模擬論證了鈷的價值。我們證明對于一系列模擬的關鍵尺寸，含鈷電路的性能要優于鎢。實際上，鈷的這一優勢隨著關鍵尺寸的縮小而增加，使芯片性能顯著提升15%。集成材料解決方案計算機時代通常通過單流程系統解決方案來推動經典摩爾定律，集成過程更少。而在移動時代，我們見證了集成過程系統的發展，使新型材料的使用成為現實。與早期時代不同的是，它不只是通過一種適應性廣的材料取代另一種材料，而是需要多元創新，與一系列過程技術協調發展，共同解決集成新型材料所面臨的難題。集成材料解決方案已經實現了鈷的技術突破，解決了鎢和銅存在的限制問題。

結論我們將看到微縮帶來越來越多的PPAC挑戰，這些挑戰需要通過新型材料和集成材料解決方案加以解決。在應用材料公司，我們擁有業界最大規模的材料工程能力，可以一站式探索、開發和集成新材料，實現行業拐點。我們的優勢得天獨厚，能夠通過新型材料解決問題，并將集成材料解決方案推向市場，解決人工智能時代遇到的難題，從容應對挑戰。