LTC1746：高性能14位25Msps ADC的深度解析

在電子設計領域，模數轉換器（ADC）是連接模擬信號與數字世界的關鍵橋梁。LTC1746作為一款高性能的14位25Msps ADC，憑借其卓越的性能和豐富的特性，在諸多應用場景中展現出強大的優(yōu)勢。本文將對LTC1746進行全面剖析，旨在幫助電子工程師更好地了解和應用這款芯片。

文件下載：LTC1746.pdf

1. 核心特性

1.1 采樣與精度

LTC1746的采樣率高達25Msps，能夠快速準確地對高頻信號進行采樣。在不同輸入范圍下，它展現出了出色的信噪比（SNR）和無雜散動態(tài)范圍（SFDR）。在3.2V范圍時，SNR可達77.5dB，SFDR為91dB；在2V范圍時，SNR為74dB，SFDR更是高達96dB。而且，它不存在缺失碼現象，保證了數據轉換的準確性。

1.2 電源與功耗

該芯片采用單5V電源供電，功耗低至390mW，這對于需要長時間運行和對功耗敏感的應用來說至關重要。同時，它提供了可選擇的輸入范圍，如±1V或±1.6V，能夠根據不同的應用需求進行靈活調整。

1.3 帶寬與兼容性

其全功率帶寬S/H達到240MHz，能夠處理高頻信號。此外，LTC1746還有一系列引腳兼容的產品，不同采樣率和位數的組合可以滿足多樣化的設計需求，如25Msps的14位LTC1746和12位LTC1745等。

2. 技術規(guī)格

2.1 轉換器特性

在分辨率方面，LTC1746為14位且無缺失碼。積分線性誤差最大為±3LSB，差分線性誤差最大為±1LSB，偏移誤差在-30mV到+30mV之間，增益誤差在-2.5%FS到+2.5%FS之間。這些參數保證了轉換器的高精度和穩(wěn)定性。

2.2 模擬輸入特性

模擬輸入范圍在4.75V ≤ VDD ≤ 5.25V時為±1V到±1.6V，輸入泄漏電流在-1μA到1μA之間。在采樣模式下，輸入電容為8pF，保持模式下為4pF。采樣保持采集時間為15 - 18ns，采集延遲時間為0ns，采集延遲時間抖動僅為0.3psRMS，共模抑制比在1.0V < (AIN– = AIN+) < 3.5V時為80dB。

2.3 動態(tài)精度特性

在不同的輸入頻率和幅值條件下，LTC1746的SNR和SFDR表現優(yōu)異。例如，在輸入頻率為5MHz、3.2V范圍時，SNR可達77.5dB，SFDR為91dB。

2.4 內部參考特性

內部參考輸出電壓VCM在IOUT = 0時為2.29 - 2.41V，輸出溫度系數為±30ppm/°C，線路調整率在4.75V ≤ VDD ≤ 5.25V時為3mV/V，輸出電阻在1mA ≤ ?IOUT? ≤ 1mA時為4Ω。

2.5 數字輸入輸出特性

數字輸入高電平電壓在VDD = 5.25V時為2.4V，低電平電壓在VDD = 4.75V時為0.8V。數字輸出高電平電壓在OVDD = 4.75V、IO = –10μA時為4.74V，低電平電壓在OVDD = 4.75V、IO = 160μA時為0.05V。

2.6 電源要求

正電源電壓VDD在4.75 - 5.25V之間，正電源電流在2V范圍、滿量程輸入時為78 - 93mA，功耗在2V范圍、滿量程輸入時為390 - 465mW。數字輸出電源電壓OVDD在0.5 - VDD之間。

2.7 時序特性

采樣頻率最大為25MHz，ENC低時間和高時間最小為19ns，采樣保持孔徑延遲為0ns，ENC到數據延遲在CL = 10pF時為1.4 - 10ns，ENC到CLKOUT延遲在CL = 10pF時為0.5 - 5ns，CLKOUT到數據延遲在CL = 10pF時為0 - 2ns，數據訪問時間在CL = 10pF時為10 - 25ns，總線釋放時間為10 - 25ns，數據延遲為5個周期。

3. 引腳功能

LTC1746的引腳功能豐富且明確。SENSE引腳用于選擇參考輸入范圍，VCM引腳提供2.35V輸出和輸入共模偏置，GND為ADC電源地，AIN+和AIN-為正負差分模擬輸入，VDD為5V電源，REFLB、REFHA、REFLA和REFHB為ADC參考引腳，MSBINV用于控制MSB反轉，ENC和ENC為編碼輸入，OE為輸出使能，CLKOUT為數據有效輸出，OGND為輸出驅動地，D0 - D13為數字輸出，OF為溢出/欠溢出輸出。

4. 典型性能特性

通過一系列的FFT測試圖表可以看出，LTC1746在不同輸入頻率和幅值下的性能表現穩(wěn)定。例如，在輸入頻率為5MHz、3.2V范圍時，其典型的積分非線性（INL）和差分非線性（DNL）誤差都控制在較小范圍內。同時，SNR和SFDR與采樣率、輸入頻率和幅值等因素密切相關，這些特性曲線為工程師在實際應用中選擇合適的參數提供了重要參考。

5. 應用信息

5.1 動態(tài)性能指標

• 信噪比（SNR）：是輸入信號基頻的RMS幅值與除前五個諧波和直流外的其他頻率分量的RMS幅值之比。
• 總諧波失真（THD）：是輸入信號所有諧波的RMS和與基頻本身的比值。
• 互調失真（IMD）：當ADC輸入信號包含多個頻譜分量時，由于ADC傳遞函數的非線性會產生互調失真。
• 無雜散動態(tài)范圍（SFDR）：是除輸入信號和直流外最大的諧波或雜散噪聲，以相對于滿量程輸入信號的RMS值的分貝數表示。
• 輸入帶寬：是指全量程輸入信號的重構基頻幅值降低3dB時的輸入頻率。
• 孔徑延遲時間：從ENC上升到等于ENC電壓到采樣保持電路保持輸入信號的時間。
• 孔徑延遲抖動：每次轉換時孔徑延遲時間的變化，會導致采樣交流輸入時產生噪聲。

5.2 轉換器操作

LTC1746是一款CMOS流水線式多級轉換器，有四個流水線ADC階段。模擬輸入為差分輸入，可提高共模噪聲抑制能力和最大化輸入范圍。編碼輸入也是差分的，以增強抗共模噪聲能力。轉換器的操作分為兩個階段，由差分ENC/ENC輸入引腳的狀態(tài)決定。

5.3 采樣/保持操作和輸入驅動

• 采樣保持操作：通過CMOS傳輸門將差分模擬輸入直接采樣到采樣電容上，在采樣階段，傳輸門連接輸入和采樣電容，電容充電并跟蹤輸入電壓；在保持階段，采樣電容與輸入斷開，保持的電壓傳遞到ADC核心進行處理。
• 共模偏置：ADC采樣保持電路需要差分驅動，每個輸入應在2.35V的共模電壓周圍擺動±0.8V（3.2V范圍）或±0.5V（2V范圍）。VCM輸出引腳可用于提供共模偏置電平。
• 輸入驅動阻抗：為了獲得最佳性能，每個輸入的源阻抗應在100Ω或以下，S/H電路針對50Ω源阻抗進行了優(yōu)化。如果源阻抗小于50Ω，應添加串聯電阻將其增加到50Ω。
• 輸入驅動電路：可以使用RF變壓器或運算放大器將單端輸入信號轉換為差分輸入信號。使用變壓器的優(yōu)點是簡單，但低頻響應較差；使用運算放大器的優(yōu)點是低頻響應好，但高輸入頻率下SFDR會受到限制。

5.4 參考操作

LTC1746的參考電路由2.35V帶隙參考、差分放大器和開關控制電路組成。內部電壓參考可配置為2V（±1V差分）或3.2V（±1.6V差分）的兩個引腳可選輸入范圍。外部旁路電容對于2.35V參考輸出VCM是必需的，以提供高頻低阻抗接地路徑。

5.5 輸入范圍選擇

對于輸入頻率較低（<10MHz）的過采樣信號處理，最大輸入范圍可提供最佳的信噪比性能和良好的SFDR；對于高輸入頻率（>10MHz），2V范圍的SFDR性能最佳，但SNR會下降3.5dB。

5.6 編碼輸入驅動

編碼信號的質量對LTC1746的噪聲性能至關重要。ENC/ENC輸入應采用差分驅動，以提高抗共模噪聲能力。在對抖動要求較高的應用中，應使用差分驅動、盡可能大的幅值、對編碼信號進行濾波以及平衡兩個編碼輸入的電容和串聯電阻。

5.7 數字輸出

• 數字輸出緩沖器：每個輸出緩沖器由OVDD和OGND供電，與ADC電源和地隔離。內部串聯電阻使輸出對外部電路呈現50Ω阻抗，可能無需外部阻尼電阻。
• 輸出負載：數字輸出應驅動最小的電容負載，以避免數字輸出與敏感輸入電路之間的相互作用。對于全速操作，電容負載應保持在10pF以下。
• 輸出格式：LTC1746的并行數字輸出可以選擇偏移二進制或2的補碼格式，通過MSBINV引腳進行選擇。
• 溢出位：溢出輸出位指示轉換器是否超出范圍。
• 輸出時鐘：CLKOUT引腳是ENC輸入的延遲版本，可用于將轉換器數據與數字系統(tǒng)同步。
• 輸出驅動電源：輸出驅動電源OVDD應與被驅動的邏輯電源相同，可在0.5 - 5V之間供電。
• 輸出使能：OE引腳可禁用輸出，高電平禁用所有數據輸出，輸出高阻態(tài)適用于長時間不活動期間。

5.8 接地和旁路

LTC1746需要一個干凈、完整的接地平面的印刷電路板，推薦使用帶有內部接地平面的多層板。應使用高質量的陶瓷旁路電容，并將其盡可能靠近引腳放置。差分輸入應相互平行且靠近，輸入走線應盡可能短。模擬接地平面應與數字處理系統(tǒng)接地分開，輸出驅動接地應連接到數字處理系統(tǒng)接地。

5.9 熱傳遞

LTC1746產生的大部分熱量通過封裝引腳傳遞到印刷電路板上。接地引腳12、13、36和37與芯片附著墊相連，具有較低的熱阻。所有接地引腳應連接到足夠面積的接地平面，以確保良好的熱傳遞。

6. 相關部件

Linear Technology還提供了一系列相關的芯片，如LT1019精密帶隙參考、LTC1196 8位1Msps串行ADC等，這些芯片可以與LTC1746配合使用，滿足不同的設計需求。

總之，LTC1746是一款功能強大、性能卓越的ADC芯片。電子工程師在設計過程中，需要根據具體的應用場景和需求，合理選擇輸入范圍、編碼信號、輸出格式等參數，并注意接地、旁路和熱傳遞等問題，以充分發(fā)揮該芯片的優(yōu)勢，實現高質量的信號轉換。你在實際應用中是否遇到過類似ADC芯片的使用問題呢？歡迎在評論區(qū)分享你的經驗和見解。