文章來源：Jeff的芯片世界

原文作者：Jeff的芯片世界

BTI是芯片老化的“隱形推手”，嚴重影響器件可靠性。本文深度解析NBTI與PBTI機理，探討其在先進制程及SiC器件中的失效表現(xiàn)與對抗策略，揭示如何通過工藝創(chuàng)新與設計冗余，保障半導體系統(tǒng)的長期穩(wěn)定運行。

偏置溫度不穩(wěn)定性（BTI）是半導體器件在偏壓和溫度共同作用下，電學參數隨時間發(fā)生漂移的物理現(xiàn)象，是芯片老化的重要機制之一。它不像電遷移那樣直接導致斷路，而是通過緩慢改變晶體管特性，使芯片性能逐漸下降、功耗增加、噪聲變大，最終可能引發(fā)時序錯誤或失效。BTI廣泛存在于各類MOSFET器件中，在先進制程和寬禁帶半導體（如SiC）中尤為顯著。

BTI的物理機理與分類

BTI的本質源于柵極氧化層及界面處的缺陷。在高溫和偏壓應力下，晶體管內部的電荷陷阱被激活，捕獲載流子（電子或空穴），導致閾值電壓漂移、飽和漏極電流和跨導減小。以PMOS器件中常見的NBTI為例，反應擴散模型解釋為：Si/SiO?界面處鈍化的Si-H鍵在垂直電場和空穴作用下斷裂，釋放出的氫原子或分子向柵極擴散，留下帶正電的界面態(tài)和氧化層陷阱，從而改變器件參數。對于NMOS，PBTI則與高介電常數材料（如HfO?）引入的額外缺陷密切相關。

BTI通常分為負偏壓溫度不穩(wěn)定性（NBTI）和正偏壓溫度不穩(wěn)定性（PBTI）。NBTI主要發(fā)生在PMOS器件加負柵壓時，表現(xiàn)為閾值電壓絕對值增大；PBTI主要影響NMOS，在高k金屬柵工藝后愈發(fā)明顯。在傳統(tǒng)亞微米工藝中NBTI是關注焦點，而進入先進節(jié)點（7nm/5nm/3nm）后，柵氧化層極薄（僅幾埃），界面態(tài)和陷阱對器件特性的影響被放大，加上高k材料本身缺陷較多，使得BTI效應更為嚴峻。在SiC MOSFET中，由于SiC/SiO?界面缺陷能量范圍寬，載流子更容易被捕獲或釋放，導致BTI行為比Si器件更復雜。

BTI的失效表現(xiàn)與影響因素

BTI引起的參數漂移主要包括閾值電壓偏移、飽和電流下降、跨導降低，進而造成電路延遲增大、時序余量緊張。實際使用中，電子設備會表現(xiàn)出運行變慢、卡頓、功耗上升、偶發(fā)死機等現(xiàn)象。例如手機使用一年后掉幀、路由器長期運行后斷流、車載中控高溫下卡頓等，均與BTI導致的老化有關。在服務器、工控、車規(guī)等領域，若BTI控制不當可能引發(fā)安全事故。

BTI的退化程度受偏壓、溫度、時間以及材料特性共同影響。偏壓越高、溫度越高，退化速率越快。對于SiC MOSFET，由于禁帶寬度大（3.2eV），導帶底位置高，電子從導帶躍遷至界面態(tài)所需能量較低，因此PBTI漂移量比Si器件大（最佳工藝下約8倍，但絕對值在0.1V以內）；而NBTI方面，優(yōu)化后的SiC MOSFET可與Si器件相當，甚至漂移斜率更小。此外，界面態(tài)密度、能帶結構、載流子遷移率等因素也決定了BTI的恢復特性和準永久分量。

AC BTI的特殊性

除了直流應力（DC BTI）外，交流應力（AC BTI）對SiC MOSFET的影響不容忽視。在Si器件中，AC BTI漂移通常小于DC BTI，因為開關過程會刷新界面態(tài)狀態(tài)，削弱累積效應。但在SiC中，由于界面態(tài)密度高、載流子捕獲后難以快速釋放，且材料遷移率較低，AC BTI漂移量可能超過DC BTI。實驗表明，AC BTI下閾值電壓始終正向漂移，導致溝道電阻增大、導通損耗上升。其退化程度主要取決于開關頻率、柵壓上下限和溫度：開關次數相同時，漂移量幾乎相同，即與應力時間無關；柵壓下限越負（關斷場強增大），漂移斜率越大；柵壓上限和溫度升高則加劇漂移。

工程中的應對策略

BTI無法徹底消除，但可通過多種手段抑制或規(guī)避。在工藝層面，優(yōu)化柵介質質量、降低界面態(tài)密度、改進HKMG工藝是根本途徑。在電路設計層面，可增加時序余量以容忍長期漂移，或采用動態(tài)電壓頻率調整（DVFS）在非滿負載時降低工作電壓，減緩BTI累積。此外，流片前利用EDA工具進行BTI仿真和壽命評估至關重要，通過預測數年后的參數漂移量，識別關鍵路徑，確保產品在預期壽命內滿足規(guī)范。對于SiC器件，還需將AC BTI納入可靠性標準（如JESD22、AEC-Q101的完善），并采用改進的測量方法（如預處理脈沖、反向脈沖）準確區(qū)分快速恢復分量與準永久分量。

BTI是半導體器件可靠性領域的基礎效應，貫穿從材料選擇、工藝開發(fā)到電路設計的全過程。理解其機理、準確評估其影響并采取有效對抗措施，是保障芯片長期穩(wěn)定運行的關鍵。