Microchip Technology SY75602、SY75603和SY75604 PCIe時鐘緩沖器是扇出緩沖器，提供有超低附加抖動：PCIe 5.0的為10fs，PCIe 3.0/4.0的為20fs，12kHz至20MHz頻段內(nèi)為52fs。SY75602、SY75603和SY75604時鐘緩沖器可以用于所有PCIe 1/2/3/4/5公共時鐘和SRIS應(yīng)用。這些器件嵌入了低壓差穩(wěn)壓器 (LDO)，可實現(xiàn)出色的電源噪聲抑制。SY75602、SY75603和SY75604時鐘緩沖器支持1.8V、2.5V和3.3V電源，電源容差為±10%，超過“PCIe卡機電規(guī)范”要求的±9%。

數(shù)據(jù)手冊；*附件：Microchip Technology SY75602、SY75603、SY75604 PCIe時鐘緩沖器數(shù)據(jù)手冊.pdf

雙輸出SY75602 PCIe時鐘緩沖器采用微型1.4mm x 1.6mm VDFN封裝。雙輸出SY75603和四輸出SY75604采用緊湊型3.0mm x 3.0mm VQFN封裝。SY75603和SY75604還具有無干擾每輸出啟用/禁用控制硬件引腳。

Microchip Technology SY7560x PCIe時鐘緩沖器具有-40°C至+105°C擴展工作溫度范圍。

特性

• 兩個 (SY75602A/02B/603A/03B) 和四個 (SY75604A/04B) PCIe 1.0、2.0、3.0、4.0和5.0兼容輸出。
• 10fs超低附加抖動 (PCIe Gen5)
• 支持高達250MHz的頻率
• 對擴頻透明
• 支持1.8V±10%、2.5V±10%和3.3V±10%電源
• 輸出低功耗HCSL，帶嵌入式85Ω (SY75602A/03A/04A) 和100? (SY75602B/03B/04B) 端接電阻
• 在SY75603/604上有單獨的無干擾輸出使能 (OExb) 控制引腳
• 接受直流耦合HCSL輸入信號和交流耦合PECL、LVDS和CML
• 擴展溫度范圍：-40°C至+105°C
• 封裝選項
  • 1.4mm x 1.6mm x 0.9mm VDFN (SY75602A/02B)
  • 3.0mm x 3.0mm x 0.9mm VQFN (SY75603A/03B/604A/04B)

引腳分配

框圖

SY75602封裝外形

SY75603和SY75604封裝外形

PCIe時鐘緩沖器SY7560x系列技術(shù)解析與應(yīng)用指南?

?一、核心特性與行業(yè)定位?

Microchip SY75602/03/04系列是專為PCIe 1.0至5.0設(shè)計的超低附加抖動時鐘緩沖器，其核心優(yōu)勢包括：

• ?超低抖動性能?：10 fs（PCIe 5.0）、20 fs（PCIe 3.0/4.0），滿足高速串行總線對時序精度的嚴苛要求
• ?多協(xié)議兼容性?：支持DC耦合HCSL輸入及AC耦合PECL/LVDS/CML信號，適應(yīng)不同系統(tǒng)架構(gòu)
• ?靈活供電設(shè)計?：1.8V/2.5V/3.3V ±10%寬電壓輸入，集成LDO提升電源噪聲抑制能力
• ?小型化封裝?：SY75602采用1.4×1.6mm VDFN（業(yè)界最小PCIe時鐘緩沖器），SY75603/04采用3×3mm VQFN

?二、關(guān)鍵技術(shù)創(chuàng)新解析?

1. 抖動抑制技術(shù)

• ?相位噪聲優(yōu)化?：典型相位噪聲曲線顯示在100MHz時鐘下，12kHz-20MHz帶內(nèi)RMS抖動僅52fs
• ?電源噪聲隔離?：70dB PSNRR（100kHz噪聲注入）確保電源波動不影響時鐘質(zhì)量
• ?終端集成設(shè)計?：內(nèi)置85Ω/100Ω差分終端電阻（A/B版本差異），減少PCB布局阻抗失配

2. 動態(tài)控制功能

• ?無毛刺輸出使能?：SY75603/04支持獨立OE控制引腳，3.5個時鐘周期完成使能/禁用切換（需4個時鐘上升沿同步）
• ?自適應(yīng)輸入處理?：30mV滯回電壓防止輸入懸空時的隨機抖動，支持0-250MHz全頻率范圍輸入

?三、典型應(yīng)用場景設(shè)計要點?

1. PCIe擴展卡設(shè)計

• ?布局建議?：VQFN封裝需注意ePad接地導(dǎo)熱，ΨJT=5°C/W（3×3mm封裝）
• ?信號完整性?：差分走線阻抗匹配85Ω/100Ω（對應(yīng)A/B版本），參考圖4-4的嵌入式終端結(jié)構(gòu)

2. 服務(wù)器時鐘樹設(shè)計

• ?多器件同步?：器件間輸出偏斜<50ps，建議采用星型拓撲降低時鐘分布偏差
• ?熱管理?：θJA=35.7°C/W（無氣流），高速場景需增加散熱過孔

?四、電氣參數(shù)深度解讀?

?五、設(shè)計驗證參考?

1. ?測試負載規(guī)范?（圖1-7）：
   • 15dB@4GHz衰減的差分走線
   • 終端配置2pF±5%電容，需使用單端探頭測量
2. ?眼圖測試條件?：
   • 測量窗口：-150mV至+150mV（差分）
   • 上升/下降時間要求：1-4V/ns（單調(diào)性驗證）

?六、選型指南?

該系列器件已通過PCI-SIG認證，可加速產(chǎn)品合規(guī)性測試流程。建議高速設(shè)計優(yōu)先選擇B版本（100Ω）以降低反射損耗。