文章來源：學習那些事

原文作者：小陳婆婆

本文將介紹WLCSP在3D維度上的可行路徑。

晶圓級芯片尺寸封裝（WLCSP）因其“裸片即封裝”的極致尺寸與成本優勢，已成為移動、可穿戴及 IoT 終端中低 I/O（< 400 bump）、小面積（≤ 6 mm × 6 mm）器件的首選。然而，當系統級集成需求把 3D 封裝/3D IC 技術推向 WLCSP 時，傳統方案——引線鍵合堆疊、PoP、TSV 硅通孔——因工藝窗口、CTE 失配及成本敏感性而顯著受限。

本文將介紹WLCSP在3D維度上的可行路徑：從早期 Shellcase 側壁 RDL 的 CIS/MEMS 專用 3D WLCSP，到利用 TMV 的扇出型 PoP；從無需 TSV 的銅柱-微凸點倒裝堆疊，到嵌入式 WLCSP 在 PCB 級實現的異構 3D 集成，分述如下：

晶圓級芯片尺寸封裝概況

3D MEMS和傳感器WLCSP

嵌入式WLCSP

晶圓級3D集成

在半導體封裝領域，晶圓級芯片規模封裝（WLCSP）憑借其獨特的工藝特性，在三維集成技術路徑的選擇上呈現出顯著的差異化特征。作為唯一直接以裸芯片形態實現集成電路封裝的解決方案，WLCSP的技術演進始終圍繞其全晶圓工藝基礎展開，這種工藝特性決定了其三維集成方案必須與常規3D封裝及3D IC技術形成策略性區分。

從工藝本質來看，WLCSP依托全晶圓級加工流程，通過陣列式凸塊構造實現芯片與基板的互連，其應用邊界天然受限于低I/O密度（通常小于400個凸點）和小型化尺寸（典型封裝體不超過6mm×6mm）。這種物理限制使得傳統3D封裝中的引線鍵合芯片堆疊技術僅在特定場景下具備可行性——當WLCSP芯片與模塊基板進行共封裝時，引線鍵合組件需以并排布局方式實現功能整合，而非垂直堆疊。這種設計選擇既規避了WLCSP在Z軸方向的空間局限，又維持了其作為獨立封裝單元的工藝完整性。

在三維集成創新領域，扇出型WLCSP通過模具通孔（TMV）技術開辟了新的可能性。基于TMV的堆疊封裝（PoP）架構被證明是扇出型WLCSP的增值選項，其核心價值在于突破了傳統扇入型WLCSP的尺寸約束。通過重構晶圓工藝擴展有效封裝區域，扇出型方案將熱機械應力控制水平提升至接近BGA基板封裝標準，這使得早期應用于BGA領域的三維概念（如下圖所示的TMV-PoP結構）得以技術移植與優化。

值得注意的是，這種創新路徑并未簡單復制既有3D封裝方案，而是結合扇出型WLCSP的低成本優勢和TMV的高密度互連特性，形成了具有市場競爭力的垂直集成解決方案。

反觀硅通孔（TSV）技術，其在通用扇入型WLCSP中的適用性持續受限。盡管TSV在2.5D/3D IC領域已實現商業化突破，但WLCSP對額外空間占用的敏感性和終端市場的成本容忍度，使得這項技術難以獲得廣泛接受。

目前扇出型WLCSP正在引領三維集成技術的革新方向。通過結合TMV與重布線層（RDL）工藝，該技術已成功應用于先進移動終端的射頻前端模塊，實現功率放大器與濾波器的三維共封裝。這種增長動力主要源自消費電子對輕薄化需求的持續升級，以及汽車電子領域對高可靠性三維封裝方案的迫切需求。

值得關注的是，MEMS傳感器與WLCSP的融合正在催生新的三維集成范式。通過在扇出型WLCSP中嵌入壓力傳感單元，實現芯片級環境感知功能整合，這種創新方案已在可穿戴設備領域完成概念驗證。與此同時，一些領先廠商正在開發基于WLCSP的異質集成技術，將邏輯芯片與存儲單元通過晶圓級鍵合實現三維堆疊，這為邊緣計算設備的小型化提供了全新解決方案。

從技術演進路徑分析，WLCSP的三維集成方向正逐步形成兩大分支：其一聚焦于扇入型架構的垂直功能增強，通過優化凸塊布局和材料體系提升I/O密度；其二則依托扇出型工藝突破物理限制，構建多芯片三維集成系統。這種雙軌發展策略既保持了WLCSP的成本優勢，又通過技術創新拓展其應用邊界，為半導體封裝領域提供了獨特的價值主張。

3D MEMS和傳感器WLCSP

在半導體封裝技術的演進歷程中，3D MEMS與傳感器晶圓級芯片規模封裝（WLCSP）的融合創新始終占據獨特地位。其技術的核心在于實現芯片有源面與背面的高效互連。其工藝通過傾斜芯片/封裝側壁的再布線設計，在芯片邊緣暴露觸點并重構電氣路徑，最終在封裝背面形成高密度焊球陣列。

這種架構在CMOS圖像傳感器封裝中衍生出三種典型形態：ShellOP作為基礎光學封裝，提供全邊緣布線與傳感區域保護；ShellOC通過引入光學腔體設計，優化光接收效率；而ShellBGA則專為背照式（BSI）傳感器開發，通過消除芯片表面金屬層的散射效應，顯著提升微光環境下的成像性能。

以OmniVision 2010年推出的OV14825傳感器為例，該器件采用116針芯片級封裝，依托Shellcase的邊緣互連技術，在4416×3312像素的BSI架構上實現了15幀/秒全分辨率輸出與60幀/秒高清視頻錄制，其500μm級的封裝厚度完美適配移動設備對輕薄化的嚴苛要求。

技術迭代方面，Shellcase工藝的演進呈現出兩條并行路徑：傳統工藝通過優化玻璃載體使用與300mm晶圓適配，持續降低封裝高度；而ShellcaseRMVP方案則引入TSV技術，構建垂直互連通道。相較于邊緣布線方案，TSV架構突破了焊盤尺寸與間距的限制，允許更窄的切割道設計，從而提升晶圓利用率并降低單位成本。這種創新在2018年后的高端圖像傳感器市場中尤為顯著，多家頭部廠商開始采用TSV-WLCSP混合架構，將封裝厚度壓縮至300μm以下，同時保持光學性能的穩定性。

在MEMS領域，3D WLCSP的價值體現更為本征。由于MEMS器件依賴深反應離子刻蝕（DRIE）形成三維機械結構，傳統封裝工藝難以兼顧結構保護與電氣互連。3D MEMS WLCSP通過晶圓對晶圓（CoW）或芯片對晶圓（WoW）的堆疊方式，將ASIC控制芯片與MEMS傳感單元進行面對面鍵合，結合倒裝芯片技術與微型凸點互連，實現了信號處理與感知功能的垂直集成。此類方案在慣性導航、壓力傳感等應用中已實現商業化，例如某國際大廠2022年推出的六軸MEMS傳感器，通過3D WLCSP將ASIC與MEMS芯片堆疊，封裝尺寸較傳統方案縮小40%，同時功耗降低25%。

盡管通用型WLCSP的3D堆疊仍面臨成本敏感性問題，但特定領域的創新持續涌現。

如上圖所示的3D WLCSP概念圖，通過集成銅柱凸點、前側模塑成型與再布線技術，在無需TSV的情況下構建多層互連結構。這種方案在射頻前端模塊（RF Front-End Module）中已獲得應用，將功率放大器與濾波器進行三維共封裝，有效縮短信號傳輸路徑并減少寄生效應。

嵌入式WLCSP

在半導體封裝技術的創新版圖中，嵌入式晶圓級芯片規模封裝（WLCSP）以其獨特的工藝路徑和應用價值，成為系統級封裝（SiP）領域的重要分支。不同于依賴晶圓級處理的3D WLCSP，嵌入式方案通過PCB面板級工藝實現芯片與基板的深度集成，其技術本質在于將WLCSP器件直接嵌入印刷電路板（PCB）內部，構建緊湊且高可靠性的電子模塊。

嵌入式WLCSP的技術可行性源于其與PCB工藝的天然適配性。首先，WLCSP的細間距凸點陣列（通常≤0.5mm）與PCB激光通孔工藝的精度范圍高度匹配，確保電氣互連的精準對位；其次，WLCSP的銅基底金屬化層（UBM）直徑普遍超過200μm，這一尺寸恰好滿足激光鉆孔設備對接觸焊盤的最小加工要求，同時銅材質與PCB化學鍍銅/電解鍍銅工藝的兼容性，避免了金屬化層的額外處理步驟；再者，WLCSP的背面研磨技術已非常成熟，通過控制研磨深度可將芯片厚度降至50μm以上，配合標準晶圓切割工藝，可輕松實現嵌入式模塊的厚度控制。這些工藝特性的協同作用，使得嵌入式WLCSP在硅側集成過程中展現出極高的技術成熟度。

從應用價值來看，嵌入式方案的核心優勢體現在空間效率與可靠性的雙重提升。以USB-OTG升壓調節器模塊為例，通過將WLCSP芯片嵌入PCB基板并整合表面貼裝無源元件，模塊整體尺寸縮減超過44%，且無需改變封裝高度或影響散熱性能。這種空間優化在移動終端、可穿戴設備等對體積敏感的領域尤為關鍵。可靠性方面，嵌入式架構通過兩種機制顯著改善了熱機械應力表現：其一，芯片嵌入后模塊基板與PCB的CTE（熱膨脹系數）差異被大幅削弱，焊點承受的應力水平低于傳統表面貼裝方案；其二，硅芯片與PCB的物理分離距離增加，降低了CTE失配導致的界面應變。實驗數據顯示，嵌入式模塊在板級跌落測試和TMCL（熱循環）測試中的故障率較傳統方案降低30%以上。

盡管嵌入式WLCSP具備顯著優勢，其技術適用性仍受限于具體場景。由于嵌入過程會占用PCB內部空間，原本用于穿層通孔（Via）的區域被壓縮，可能對3D模塊的垂直互連設計構成挑戰。此外，雖然模塊內的埋入銅層和通孔結構可形成有效的熱傳導路徑，但在高功耗應用（如汽車功率模塊）中，仍需結合外部散熱方案以確保熱穩定性。不過，隨著PCB基板材料的迭代（如引入高導熱樹脂）和激光鉆孔精度的提升（最小孔徑≤50μm），嵌入式WLCSP正在向更廣泛的應用領域滲透。

目前，嵌入式WLCSP與先進封裝技術的融合正在加速。2024年，某國際半導體廠商推出基于嵌入式WLCSP的5G射頻前端模塊，通過將功率放大器（PA）芯片嵌入PCB并集成濾波器元件，實現了信號路徑縮短30%的同時，模塊厚度控制在1.2mm以內。在汽車電子領域，嵌入式方案已被應用于車載攝像頭模塊，將CMOS圖像傳感器嵌入柔性PCB基板，結合TSV技術實現光學防抖（OIS）功能的三維集成。值得關注的是，2025年臺積電推出的嵌入式WLCSP-CoWoS混合架構，通過將HBM內存芯片嵌入有機基板并與邏輯芯片進行2.5D互連，將AI加速卡的帶寬密度提升至2TB/s，這一創新預示著嵌入式技術在高性能計算領域的巨大潛力。

從工藝演進趨勢分析，嵌入式WLCSP正朝著兩個方向深化發展：其一，通過超薄芯片處理技術（厚度≤30μm）和納米級激光鉆孔（孔徑<30μm）提升集成密度；其二，結合3D打印導電膠和臨時鍵合技術，實現異質材料（如硅與玻璃）的嵌入式集成。這些創新不僅將拓展嵌入式方案的應用邊界，更可能重新定義PCB作為載體與功能單元的雙重角色，推動電子系統向更小型化、更高性能的方向演進。