以下文章來源于IGBT學徒，作者小方同學123

短路失效網上已經有很多很詳細的解釋和分類了，但就具體工作中而言，我經常遇到的失效情況主要還是發生在脈沖階段和關斷階段以及關斷完畢之后的，失效的模式主要為熱失效和動態雪崩失效以及電場尖峰過高失效(電流分布不均勻)。理論上還有其他的一些失效情況，但我工作中基本不怎么遇到了。

一、關斷延遲失效

關斷完畢之后延遲失效往往是由于器件短路過程中積累了大量熱，在設置的短路時間內來不及向四周傳遞，但在關斷之后幾us后熱傳遞到芯片四周，特別是芯片背面某區域，導致該區域的發射效率提高，空穴濃度上升，碰撞離化加劇，最后電流又抬起來了，導致器件失效。所以一般在測試短路能量極限時，不斷加短路時間，比如8us時沒有失效，9us時失效了，但是9us的短路波形是正常的，這時的短路能量仍然能讀取出來，但這個能量不能作為該顆芯片的短路能量極限，而應該取失效前也就是8us時的能量為極限，這就是熱量的傳遞需要時間，9us不足以把熱量完全傳遞到芯片的每一處背面區域，所以說延遲失效一般與芯片的厚度，面積有關，厚度越厚，面積越大，延遲失效越容易發生。

在對高壓器件進行短路能量極限測試時，比如額定1700V的芯片，失效情況就基本都是延遲失效了。

二、關斷失效

短路關斷失效一般都是發生動態雪崩了，器件在短路關斷時，會產生很大的didtoff，疊加在系統雜感上，產生一個Vce電壓過沖尖峰，若該尖峰過大則會導致器件失效，不過一般在測試器件的短路極限能力時，比如電流極限和能力極限，只需要把驅動Rgoff用很大即可，但在測試器件的短路SOA時，驅動電阻與雙脈沖測試的驅動電阻一致時，就需要考慮到這個電壓尖峰的影響，關斷失效這個很好理解，就不過多講述了。

三、短路脈沖失效

之前講短路機理的那篇文章有講過當IGBT背面增益比較低時，短路脈沖階段的電場是背面電場比正面電場高的，所以這里就會導致一種失效叫短路脈沖失效，這里背面電場抬高后會引起背面電流分布不均勻，產生電流絲，形成局部過熱區，最終導致失效。

一方面來說，短路電流越大越容易導致短路脈沖失效，另一方面背面增益越低也越容易導致短路脈沖失效。具體的一些理論分析請參見上一篇短路過程講解的文章。IGBT內容分享（8）：IGBT短路過程詳解

這里通過TCAD仿真來做一些論證。本次仿真借用sentaurus例子庫里的器件結構來做展示，對背面增益以及短路電流大小進行拉偏，進行短路仿真。

圖一、背面增益拉偏，短路仿真時電場分布

從圖一可以看到，在短路仿真時，對背面集電極注入劑量進行了3e13、3e14、3e15的拉偏，其中3e13劑量時背面電場最高。同時我們知道在雙脈沖仿真和靜態BV仿真時，都是槽底部電場最高，也就是正面電場比背面電場高，如圖二、圖三。

圖二、靜態BV仿真時電場分布

圖三、雙脈沖仿真時電場分布

所以通過圖一、圖二、圖三的電場分布對比，可以驗證之前提到的，短路脈沖階段是背面電場比正面電場高，且背面增益越低，背面電場會更高，也更容易發生短路脈沖失效。

接下來對短路仿真時，短路電流進行拉偏，如圖四所示

圖四、短路仿真時電流拉偏

從圖四可以看到，IGBT短路電流大時，更容易發生短路脈沖失效，這是由于大電流導通時，IGBT內部充斥著大量的載流子，當背面增益不夠大時，漂移區內部的電場梯度dE/dt會隨著電流不斷變大而減小，也就是背面的電子越來越多，最后導致電場在背面進行了反轉，背面電場比正面高，而實際工藝中IGBT內部重復的單元結構會存在一些微弱的差異，背面的高電場強度不會是處處相等的，所以在脈沖初始階段會存在微小的電流不均勻分布現象，這時器件的短路電流會流向電場不均勻區域，這樣又加劇了電流不均，形成正反饋，最終形成局部過熱區，導致在脈沖階段就發生了器件失效。

所以說除了降低器件短路電流外，增大背面增益也是一種提高短路能力的方式，好了，今天的分享就到這里了，希望對各位有用。