2018年3月19日，加利福尼亞州圣何塞 —自適應和智能計算的全球領先企業賽靈思公司（Xilinx， Inc.，（NASDAQ:XLNX）），今天宣布推出一款超越FPGA功能的突破性新型產品，名為ACAP（Adaptive Compute Acceleration Platform，自適應計算加速平臺）。ACAP 是一個高度集成的多核異構計算平臺，能根據各種應用與工作負載的需求從硬件層對其進行靈活修改。ACAP 可在工作過程中進行動態調節的自適應能力，實現了 CPU 與 GPU 所無法企及的性能與性能功耗比。

圖一 賽靈思發布名為ACAP的突破性新型產品

在大數據與人工智能迅速興起的時代，ACAP 理想適用于加速廣泛的應用，其中包括視頻轉碼、數據庫、數據壓縮、搜索、AI推斷、基因組學、機器視覺、計算存儲及網絡加速等。軟硬件開發人員將能夠針對端點、邊緣及云應用設計基于 ACAP 的產品。首款 ACAP 產品系列，將是采用臺積電 7 納米工藝技術開發的代號為“Everest（珠穆朗瑪峰）”的產品系列，該產品將于今年年底實現流片。

賽靈思總裁兼首席執行官（CEO）Victor Peng 表示：“這不僅對業界來說是一項重大的技術顛覆，更是我們自發明 FPGA 以來最卓著的工程成就。這款革命性的全新架構是賽靈思更廣泛市場戰略的一部分，將幫助公司朝著 FPGA 以外的領域發展，并突破‘僅支持硬件開發者’的局限。ACAP 產品在數據中心以及我們廣泛市場領域的應用，將加速自適應計算技術的廣泛普及，從而讓智能、互連、自適應的世界更早成為現實。”

圖二 今日宣布的ACAP與“Everest行動”為賽靈思未來愿景的一部分

ACAP 技術細節

ACAP 的核心是新一代的 FPGA 架構，結合了分布式存儲器與硬件可編程的 DSP 模塊、一個多核 SoC 以及一個或多個軟件可編程且同時又具備硬件自適應性的計算引擎，并全部通過片上網絡（NoC）實現互連。ACAP還擁有高度集成的可編程I/O功能，根據不同的器件型號這些功能從集成式硬件可編程存儲器控制器，到先進的SerDes收發器技術，前沿的RF-ADC/DAC和集成式高帶寬存儲器（HBM）。

軟件開發人員將能夠利用 C/C++、OpenCL 和 Python 等軟件工具應用ACAP系統。同時，ACAP也仍然能利用 FPGA 工具從RTL 級進行編程。

Moor Insights & Strategy 市場調查公司創始人 Patrick Moorhead 表示：“這就是未來計算的形式。我們所說的是能在幾分鐘內即完成基因組排序，而非幾天；數據中心能根據計算需求自行對其服務器的工作負載進行編程調整，例如在白天進行視頻轉碼，晚上則執行影像識別。這一點意義重大。”

ACAP歷經四年的研發，累積研發投資逾 10 億美元。賽靈思目前有超過 1500 名軟硬件工程師參與“ACAP 和Everest”的設計。目前，軟件工具已交付給主要客戶。首款“Everest”產

圖三 ACAP技術

品將于 2018 年實現流片，于 2019 年交付給客戶。

“Everest”的性能提升

圖四 Everest行動

與當今最新的 16 納米Virtex? VU9P FPGA 相比，“Everest”有望將深度神經網絡的性能提升20 倍！基于“Everest”的 5G 遠程無線電頭端和目前最新的 16 納米無線電相比可將帶寬提升 4 倍。屆時，跨多個市場領域的各種應用都能實現性能和功耗效率的顯著提升，這些市場包括汽車、工業、科學與醫療、航空航天、測試、測量與仿真、音視頻與廣播以及消費類電子產品市場等。

此次ACAP和“Everest”行動的發布，是Peng先生對Xilinx未來愿景的一部分。

關于賽靈思

賽靈思致力于通過開發高度靈活和自適應的處理平臺，為從端點到邊緣再到云端的多種不同技術的快速創新提供支持。賽靈思是 FPGA、硬件可編程 SoC 及 ACAP 的發明者，旨在提供業界最具活力的處理器技術，實現自適應、智能且互連的未來世界。