国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

時序分析基本概念介紹——時序庫Lib,除了這些你還想知道什么?

數字后端IC芯片設計 ? 2017-12-15 17:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天主要介紹的時序概念是時序庫lib,全稱liberty library format(以? lib結尾),

用于描述物理單元的時序和功耗信息的重要庫文件。lib庫是最基本的時序庫,通常文件很大,分為兩個部分,

第一部分定義了物理單元庫的基本屬性,它包括:

1)單元庫名稱,文件版本,產生日期及單元的PVT環境等。

2)定義電壓,電流電容,時間等基本單位。

3 ) 定義電路傳輸時間和信號轉換時間的電壓百分比。

我們來看一個基本的lib時序庫:

library(xxx18) { #庫名稱

delay_model : table_lookup; #采用查表延時模型計算延時

revision : 1.0; #庫的版本

date : "Sat Mar 2 15:37:50 2012"; #庫的創建時間

time_unit : "1ns"; #定義時間基本單位

voltage_unit : "1V"; #定義電壓基本單位

current_unit : "1uA"; #定義電流基本單位

pulling_resistance_unit : "1kohm"; #定義電阻基本單位

leakage_power_unit : "1pW"; #定義功耗基本單位

capacitive_load_unit (1.0,pf); #定義負載基本單位

nom_process : 1; #定義時序庫工藝

nom_temperature : -40; #定義時序庫溫度

nom_voltage : 0.72; #定義時序庫電壓

operating_conditions(fast) { #定義互連線模型

process : 1;

temperature : -40;

voltage : 0.72;

tree_type : balanced_tree

}

/* threshold definitions */

slew_lower_threshold_pct_fall : 10.0; #定義信號轉換模型

slew_upper_threshold_pct_fall : 90.0;

slew_lower_threshold_pct_rise : 10.0;

slew_upper_threshold_pct_rise : 90.0;

input_threshold_pct_fall : 50.0; #定義延遲模型

input_threshold_pct_rise : 50.0;

output_threshold_pct_fall : 50.0;

output_threshold_pct_rise : 50.0;

第二部分是每個單元的具體信息,包括單元的延遲時間,泄漏功耗,內部功耗等。它們以lookup table的形式來表示,這里一個非常重要的概念就是lookup table,它是一種三維數據查找表,整個lib文件都是通過該種查找方式來得到所需要的信息。例如延遲時間作為輸出信號負載(output load)和輸入信號轉換時間(input transition)的函數列表。

我們來看一個look up table的查找方式:

lu_table_template(delay_template_2x2){

variable_1:total_output_net_capacitance;

variable_2:input_net_transition;

index 1("1000.0,1001.0");

index _2( " 1000.0, 1001.0" ) ;

}

rise_transition (delay_template_2x2) {

index_l( "0.01,0.4532" ) ;

index_2( "0.01,1.2" );

values ("0 .131455 , 0.131036 " , \

"4.19211,4.13413") ;

}

上訴語句定義了一個名字叫為delay_template_2x2的lookup table,可以理解為一個模板,有兩個變量variable_1和variable_2組成。variable_1代表total_output_net_capacitance,variable_2代表input_net_transition。每個變量是兩個斷點組成。lookup table的名字是任意的,而變量可以是一個,兩個或三個,每個斷點的數量一般沒有限制。

lookup table的第二部分則描述了具體哪個功能調用了上述模板,rise_transition描述的是單元輸出信號的上升時間。它調用的就是由lu_table_template 定義的名為delay_template_2x2的模板。rise_transiton 中 index_1和 index_2是與上升時間相關的兩個變量,如果想知道它們分別代表哪個一個變量就需要到delay_template_2x2的模板中查找,這里我們知道index_1代表輸出pin的連線負載電容,index_2代表輸入信號transition。

values與index可以表達為value=f(index_1,index_2)。當輸出端線負載為0. 01,輸入斜率為0. 01時,輸出上升時間為0.131455。當輸出線負載為0.01,輸人斜率為1 .2時,輸出上升時間為0.13036。同理,當輸出端線負載為0.4532,輸入斜率分別為0.01和1.2 時,對應另外兩個上升時間。如下圖所示:

接著在cell描述部分,我們會看到以下內容:

cell (BUFX1) {

cell_footprint : buf; #定義引腳名稱,進行優化時具有相同引腳名稱的單元才可以交換

area : 13.305600; #定義單元面積大小

pin(A) {

direction : input; #定義端口A為輸入端口

capacitance : 0.002357; #定義端口A的電容

}

pin(Y) {

direction : output; #定義端口Y為輸出端口

capacitance : 0.0; #定義端口Y的電容

function : "A"; #定義端口Y是同A的操作

internal_power() { #定義單元內部功耗

related_pin : "A"; #定義相關輸入信號

rise_power(energy_template_5x5) { #定義端口Y上升所消耗的功耗

index_1 ("0.025, 0.08, 0.3, 0.7, 1.2");

index_2 ("0.00035, 0.021, 0.0385, 0.084, 0.147");

values ( \

"0.013041, 0.010646, 0.010132, 0.008511, 0.006121", \

"0.015728, 0.012869, 0.012227, 0.010567, 0.008178", \

"0.023086, 0.020760, 0.019879, 0.017596, 0.014946", \

文件太長,只截取部分,rise_power的index_1和index_2的內容可以在文件前面的lookup table模板中查找得到,該cell的剩余其他時序和功耗參數也是類似描述,不一一解釋了。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時序分析
    +關注

    關注

    2

    文章

    130

    瀏覽量

    24225
  • 時序庫
    +關注

    關注

    0

    文章

    1

    瀏覽量

    1809

原文標題:時序分析基本概念介紹——時序庫Lib

文章出處:【微信號:IC_Physical_Design,微信公眾號:數字后端IC芯片設計】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RGB時序燈條的工作原理講解

    圖文配合講解了RGB時序燈條的應用場景、什么是RGB時序燈條、信號格式與傳輸規則、燈珠芯片的工作流程、顏色與動態效果控制方式等
    發表于 02-06 11:36 ?0次下載

    Keil MDK生成LIB及使用LIB

    。 如何使用LIB文件呢? 新建一個項目,然后在你的項目中包含LIB文件對應的頭文件commLib.h。 添加LIB
    發表于 01-22 07:17

    vivado中常用時序約束指令介紹

    在vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?295次閱讀

    鎖存器中的時間借用概念與靜態時序分析

    對于基于鎖存器的設計,靜態時序分析會應用一個稱為時間借用的概念。本篇博文解釋了時間借用的概念,若您的設計中包含鎖存器且時序報告中存在時間借用
    的頭像 發表于 12-31 15:25 ?5459次閱讀
    鎖存器中的時間借用<b class='flag-5'>概念</b>與靜態<b class='flag-5'>時序</b><b class='flag-5'>分析</b>

    數字IC/FPGA設計中的時序優化方法

    在數字IC/FPGA設計的過程中,對PPA的優化是無處不在的,也是芯片設計工程師的使命所在。此節主要將介紹performance性能的優化,如何對時序路徑進行優化,提高工作時鐘頻率。
    的頭像 發表于 12-09 10:33 ?3272次閱讀
    數字IC/FPGA設計中的<b class='flag-5'>時序</b>優化方法

    vivado時序分析相關經驗

    vivado綜合后時序為例主要是有兩種原因導致: 1,太多的邏輯級 2,太高的扇出 分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發表于 10-30 06:58

    DDR200T中DDR的使用與時序介紹

    mask Enabled Input clock period 100MHz Chip Select pin Enabled DDR讀時序介紹 DDR3讀時序如下圖,由于傳遞地址到取出數據
    發表于 10-28 07:24

    自動駕駛中常提的“時序”是個啥?有啥作用?

    [首發于智駕最前沿微信公眾號]自動駕駛技術的發展,不僅依賴于感知算法的精度和決策規劃的智能,還深深植根于系統內部對“時序”這一概念的精準把控。所謂時序,簡單來講,就是系統在不同模塊之間、不同傳感器
    的頭像 發表于 07-17 09:07 ?1053次閱讀

    歐/美標直流充電樁控制時序講解

    直流充電樁控制時序
    的頭像 發表于 06-30 09:22 ?1311次閱讀
    歐/美標直流充電樁控制<b class='flag-5'>時序</b>講解

    第十三章 通訊的基本概念

    本章介紹通訊基本概念,包括串行/并行、全雙工/半雙工/單工、同步/異步通訊,還提及通訊速率中比特率與波特率的概念
    的頭像 發表于 05-22 17:29 ?2058次閱讀
    第十三章 通訊的<b class='flag-5'>基本概念</b>

    FPGA時序約束之設置時鐘組

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_gro
    的頭像 發表于 04-23 09:50 ?1333次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設置時鐘組

    TDengine 發布時序數據分析 AI 智能體 TDgpt,核心代碼開源

    組成部分,標志著時序數據庫在原生集成 AI 能力方面邁出了關鍵一步。 TDgpt 是內嵌于 TDengine 中的時序數據分析 AI 智能體,具備時序數據預測、異常檢測、數據補全、分類等多項智能
    的頭像 發表于 03-27 10:30 ?711次閱讀
    TDengine 發布<b class='flag-5'>時序數據分析</b> AI 智能體 TDgpt,核心代碼開源

    數字電路—22、時序邏輯電路

    時序電路的邏輯功能可用邏輯表達式、狀態表、卡諾圖、狀態圖、時序圖和邏輯圖6種方式表示,這些表示方法在本質上是相同的,可以互相轉換
    發表于 03-26 15:03

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發表于 03-24 09:44 ?4828次閱讀
    一文詳解Vivado<b class='flag-5'>時序</b>約束

    AXI握手時序優化—pipeline緩沖器

    skid buffer(pipeline緩沖器)介紹 ??解決ready/valid兩路握手的時序困難,使路徑流水線化。 ??只關心valid時序參考這篇寫得很好的博客鏈接:?握手協議(pvld
    的頭像 發表于 03-08 17:10 ?1329次閱讀
    AXI握手<b class='flag-5'>時序</b>優化—pipeline緩沖器