精工愛普生公司（TSE:6724，“愛普生”）為晶體振蕩器開發了一種新的差分輸出*方案。新方案，即寬振幅低壓差分信號（WA-LVDS），能夠靈活選擇最適合LSI所需振幅水平的輸出。愛普生計劃在2025財年（從2025年4月開始）推出具有WA-LVDS輸出的晶體振蕩器。

隨著數字化的最新進展，數據流量正在迅速增長，第五代移動通信系統（5G）、物聯網（IoT）和下一代通信系統將需要更快的傳輸速度和更高的容量來支持這種流量。在這種系統中，數據傳輸需要LVDS、LV-PECL和HCSL等通用差分輸出。每種方案都有自己的特點，工程師會為他們的特定系統選擇最佳方案。然而，近年來，通信設備所需的更高性能意味著電路現在被設計為接收通信設備中使用的LSI的最佳差分輸出。因此，越來越多的情況下無法使用通用差分輸出。因此，預計未來對適用于LSI的差分輸出的需求將更加強勁。

現有的LVDS具有通用差分輸出，其電流消耗低于LV-PECL和HCSL。然而，另一方面，它的振幅也較低，因此抗噪性較差。為了解決這個問題，愛普生開發了WA-LVDS，這是一種具有可選擇幅度電平的差分輸出，可以靈活使用。WA-LVDS通過容易地獲得高振幅來提高抗噪性。它還提供了比LV-PECL和HCSL更低的電流消耗。

作為晶體器件的領導者，愛普生將繼續提供滿足各種電子設備和社會基礎設施需求的晶體器件產品。

*：差分輸出是一種信號傳輸方法，其中數據以相反極性的兩條獨立線路之間的電壓差傳輸。差分輸出的優點包括高頻數據傳輸和高抗噪性。

附錄

差分輸出的幅度、輸出電流和相位抖動*如圖1和圖2所示。LVDS、LVPECL和HCSL以紅色顯示。WA-LVDS以藍色顯示。

圖1

對應于振幅的H和L電平之間的差對于LVDS定義為0.35 V。雖然輸出電流小，幅度低，導致LVDS的抗噪性比LV-PECL和HCSL。另一方面，LV-PECL和HCSL的振幅較大，但消耗較大電流量。WA-LVDS振幅可小幅度選擇，從與LVDS相同的電平到與LV-PECL和HCSL相對應的水平。此外，WA-LVDS輸出電流保持較低，有助于低電流消耗。

圖2:

隨著WA-LVDS幅度的增加，相位抖動減小，從而產生低噪聲的差分輸出。

*：相位抖動：時鐘周期的波動稱為抖動。相位抖動是衡量無抖動理想時鐘邊緣偏差的指標，可以根據相位噪聲特性進行計算